微机原理与接口技术讲义

微机原理与接口技术讲义内容摘要：

，扩展的 ASCII 码共有 28=256 个。 基本 ASCII 码包括： 数字 10 个： 0~9 （ ASCII 码： 30H~39H） 大写字母 26 个： A~Z （ ASCII 码： 41H~5AH） 小写字母 26 个： a ~ z （ ASCII 码： 61H~7AH） 标点与运算符号： 20 多个（包括，。 ；。 ：。 + * / 等） 各种控制符： 30 多个（包括设备、文件、传输控制等，如回车、换行、空格、退格、删除、响铃、文始等等） Sp . Pn Sm Mr 电子科学系 07电子 本 、 07网络 专、 07级计 专 《 微机原理与接口技术 》教案 11 授课日期： 2020 年 9 月 14日 星期 一 节次： 第 5~6 次 授课地点： 1 号教学楼 414 多媒体教室 教材章节： 第 1 章 微型计算机概述 167。 ～ 167。 教学方法： 多媒体教学 教学目的： 学生通过学习应当掌握微处理器的基本结构及 Intel 8086微 处理器组成结构、引脚信号及功能。 教学重点 和难点 ： 8086 的寄存器结构 ； 总线接口单元与执行单元； 8086 的引脚和功能 导入新课： 首先复习上次课程的内容，在微处理器的基本结构的基础上，引出一款具体的 16 位微处理器 8086CPU，并提出一系列的问题 授课过程： 第一节 微处理器的基本结构  微处理器（ CPU）由下列主要部分组成： 算术逻辑单元 ALU、 控制器 、 寄存器阵列 、 总线和总线缓冲器 高性能的 CPU 还有：指令预取部件，指令译码部件、地址形成部件、存储器管理部件等。 一、算术逻辑运算单元（ ALU） ALU 是对二进制数进行算术逻辑运算的基本部件。 一般数据加工处理可归纳为两种基本运算：算术运算，逻辑运算。 备注 请学生思考：为什么美国火星探路者仍然在使用8086cpu，8086cpu是不是很巩固新课： 备注 小结： 作为第一章中的重点内容，本次课主要介绍计算机运算基础，需要学生掌握不同数的表示和运算，为以后详细内容的展开作好准备。 备注 思考问题及探讨课题： 备注 作业 ： 1， 7， 8， 15 备注 电子科学系 07电子 本 、 07网络 专、 07级计 专 《 微机原理与接口技术 》教案 12  算术运算： 可进行无符号数和带符号数的加、减、乘、除运算，符号数采用补码表示，减法通过求负数的补码而变成加法运算。 还可进行 BCD 码运算。 乘、除可以通过多次重复加、减和移位实现。 例如： 13  11=143=8FH 1 1 0 1 采用部分积左移和加法  1 0 1 1 可完成二进制乘法。  逻辑运算：可完成逻辑 ―与 ‖、 ―或 ‖、 ―非 ‖、 ―异或 ‖、 ―移位 ‖等基本的逻辑运算。 大部分算术逻辑运算的实现途径大致如下： （ 1） 硬件实现的基本运算功能。 加、减、求补、逻辑、移位、 BCD （ 2） 乘除运算：在 8 位机中由软件实现， 16 位机以上专门设有乘除指令，即由硬件完成 （ 3） 浮点运算：浮点数可以看作是由两个定点数组成，尾数与阶码。 在对阶后可以对尾数进行运算。 浮点数运算可以用软件实现。 也可以专门生产浮点运算部件和浮点微处理器，并设有专门的浮点运算指令，可进行32 位或 64 位浮点加、减、乘、除运算。 Pentium 处理器已把浮点处理器与主处理器集成到一个芯片上。 早期的浮点处理器有： 808 8028 80387 协处理器。 二、控制器 控制器是发布操作命令的部件，操作的顺序需要 精确的定时。 计算机执行程序时其任务为逐条的取指、分析、执行。 其内部主要组成如下： 指令部件 包括程序计数器（ PC)，指令寄存器（ IR），指令译码器（ ID）。 时序部件 ： 包括时钟系统，脉冲分配器。 时钟系统包括时钟源（一般使用外接的石英晶体振荡器）和时钟启停逻辑。 简单等。 关于这些问题的讨论将会在各 小节逐步展开。 备注。 电子科学系 07电子 本 、 07网络 专、 07级计 专 《 微机原理与接口技术 》教案 13 脉冲分配器：计算机在执行一条指令时，总是把一条指令分成若干个基本动作，由控制器产生一系列的节拍和脉冲，每个节拍和脉冲指挥计算机完成一个微操作。 产生这些节拍和脉冲的部件称为脉冲分配器或节拍发生器。 看几个概念： 时钟周期（ T state）：主时钟的两个脉冲前沿的时间间隔称为一个时钟周期，又称为 T 状态。 它 CPU 操作的最小时间单位。 机器周期：由 3～ 5 个 T 状态组成一个机器周期（ Machine Cycle），称为 M 周期，又叫做总线周期，用来完成一个基本操作，如 MEM 读 /写，I/O 读 /写等。 指令周期：一条指令（的取出和）执行所需的时间称为指令周期（ Instruction Cycle），一条指令执行需 1～ 5 个 M 周期。 微操作控制部件 根据指令产生计算机各部件所需要的控制信号，如传送、加减、逻辑运算等，由译码 器输出、节拍发生器输出等进行组合而产生，完成指令所规定的全部操作。 可采用组合逻辑控制（控制信号采用组合逻辑电路设计实 现）；，微程序控制（若干微指令组成的微程序）；和可编程逻辑阵列（ PLA、 EPLD 等）来实现。 三、总线与总线（缓冲器）部件 所谓总线是指计算机中传送信息的一组通信线，将多个部件连成一个整体。 可以简单分为：  片内总线：在 CPU 内部或部件内部各单元之间传送信息的总线（又可细分为单总线、双总线（输入 /输出 BUS）、多总线结构）；  片外总线： CPU 与外部部件之间传送信息的总线。 片外总线又称为系统总线，通常系统总线分为地址总线、数据总线、控制总线，即所谓三总线结构。 因为多个部件均挂在总线上， 但各部件工作情况并非完全一样（有的作为信源发，有的作为接收器收）。 由于数据或信息代码是用 电位高低 来表示，若某一时刻有几个部件同时向 BUS 发送数据，则 BUS 上的情况就成为 不确定 的了，电路也可能被 烧毁。 所以 同一时刻只允许一个部件向 BUS 发送信息。 而接收数据就没有上述限制，同一时刻可允许多个部件接收数据。 总线缓冲器： 在工作过程中，常常要求挂在 BUS 上的某些部件在电气连接上与 BUS ―脱开 ‖，使这些部件对 BUS 上其它部件的工作不产生影响， 电子科学系 07电子 本 、 07网络 专、 07级计 专 《 微机原理与接口技术 》教案 14 为此，可在部件内部设置三态缓冲器。 DATA→ 3 态 BUF→ BUS； 三态缓冲器（ 3 态 BUF）处于：低阻（高低电平）→挂 BUS 上；高阻→逻辑上脱开。 “脱开 ”状态： 处于高阻状态，开路状态，浮空状态；逻辑上 ―脱开 ‖，物理上仍连在一起。 总线缓冲器分为： 单向三态缓冲器 ，如地址总线缓冲器只发地址信息，（地址 BUS 是单向的）； 双向三态缓冲器 ，如数据总线缓冲器，既可发又可收数据（数据 BUS 是双向的）。 采用总线结构的优点是： 减少信息传输线数目；提高系统的可靠性；增加系统灵活性；便于实现系统标准化。 四、寄存器阵列（ Register Array） 在 CPU 内部，有 一个临时存放地址和数据的寄存器阵列。 这个阵列因CPU 的不同而不同，有的称寄存器堆，寄存器多少有差别，但其功能相似。 寄存器阵列大致分为以下四组： 存放 地址 的寄存器； 指令指针（ IP）或程序计数器（ PC:Program Counter）； 堆栈指示器（ SP: Stack Pointer）； 其它可存放地址的寄存器（ Register），例如变址 REG、基址 REG。 存放 待处理数据的寄存器 累加器（ AC: Accumulator） /通用 REG 组， A， B， C， D 等。 存放控制信息的寄存器； 指令寄存器（ IR: Instruction Register）指令代码； 标志寄存器（ FR: Flag Register），通常设有 SF、 ZF、 AF、 PF、 CF、OF、 IF、 DF 等标志。 数 据或地址缓冲器作用的寄存器。 （为了避免总线冲突） 数据总线缓冲 REG（ DBUF:Data BUS Buffer）。 地址总线缓冲 REG：三态，单向，内外部地址 BUS 之间缓冲。 巩固新课： 备注 小结： 备注 思考问题及探讨课题： 备注 作业 ： 1， 7， 8 备注 电子科学系 07电子 本 、 07网络 专、 07级计 专 《 微机原理与接口技术 》教案 15 授课日期： 2020 年 9 月 16日 星期 三 节次： 第 7~8 次 授课地点： 1 号教学楼 414 多媒体教室 教材章节： 第 2 章 微处理器与系统结构 167。 ～ 167。 教学方法： 多媒体教学 教学目的： 掌握 Intel 8086 微处理器组成结构、引脚信号及功能。 掌握Intel 8086 的标志寄存器和堆栈 教学重点 和 难点 ： 8086 的寄存器结构 ； 总线接口单元与执行单元； 8086 的引脚和功能 8086 中的标志寄存器与堆栈 导入新课： 首先复习上次课程的内容，在微处理器的基本结构的基础上，引出一款具体的 16 位微处理器 8086CPU，并提出一系列的问题请学生思考：为什么美国火星探路者仍然在使用 8086cpu，8086cpu 是不是很简单等。 关于这些问题的讨论将会在各小节逐步展开。 授课过程： 第二节 Intel 8086 微处理器 8086 是一种单片微处理器芯片，内外部数据总线 16 位，对外 40 条引脚，主时钟 5MHz、 8MHz、 10MHz等。 20条地址引脚，直接寻址 220 =1MByte，可访问 64K 个 I/O 端口，具有 24 种寻址方式，可以对位、字节、字、字符串、字串、 BCD 码、 ASCll码等多种数据类型进行处理。 一、 8086 的寄存器阵列 CPU 内部有 4 组 REG，共 14 个 16 位 REG 供编程人员使用。 REG 组 主累加器 累加器或基址 REG 累加器或计数器 累加器或 I/O 地址 REG REG 组（ 通常存放偏移量） AH AL BH BL CH CL DH DL 备注 首先复习上次课程的内容，在微处理器的基本结构的基础上，引出一款具体的 16 位电子科学系 07电子 本 、 07网络 专、 07级计 专 《 微机原理与接口技术 》教案 16 堆栈指针：默认段寄存器 基址指针：主要用来访问堆栈段中的数据 源变址器 ：用于访问数据寄存器中的数据，串操作 目的变址器：默认 ES 3. 段 REG 组 :CS/DS/ES/SS 段 REG 是存放内存地址的高位地址，地址形成是由段寄存器地址左移 4 位加上对应的偏移量。 例如：被取指令的地址为 CS 左移 4 位加上 IP 的值。 若 CS =2020H，IP=0100H。 指令地址为 2 0 0 0 0 H。