数字电子技术基础课程设计论文

数字电子技术基础课程设计论文内容摘要：

路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。 校时电路是来对“时、分、秒”显示数字进行校对调整。 其数字电子钟系统框图如下 : 时 显 示 器 秒 显 示 器分 显 示 器时 译 码 器分 译 码 器 秒 译 码 器整 点 报 时时 计 数 器 分 计 数 器 秒 计 数 器时 钟 校 准振 荡 器 分 频 器 秒 脉 冲 图 1 数 字 电 子 钟 系 统 框 图 第 6 页 共 13 页 三 、详细设计及 实验步骤 Ⅰ 、 秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。 由振荡器与分频器组合产生秒脉冲信号。 ● 振荡器 : 通常用 555 定时器与 RC 构成的多谐振荡器，经 过 调 整 输出 1000Hz脉冲。 ● 分频器 : 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电 路所需要的信号，选用三片 74LS90 进行级联，因为每片为 1/10 分频器，三片级联好 获得 1Hz 标准秒脉冲。 其电路图如下： 图 2 秒 脉 冲 信 号 发 生 器 Ⅱ 、 秒、分、时计时器电路 设计 秒、分计数器为 60 进制计数器，小时计数器为 24 进制计数器。 实现这两种模数的计数器采用中规模集成计数器 74LS90 构成。 60 进制计数器 由 74LS90 构成的 60 进制计数器，将一片 74LS90 设计成 10 进制加法计数器，另一片设置 6 进制加法计数器。 两片 74LS90 按反馈清零法串接而成。 第 7 页 共 13 页 秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲 CP1。 下图电路即可作为秒计数器，也可作为分计数器。 图 3 60 进 制 计 数 器 24 进制计数器 由 74LS90 构成的二十进制计数器，将一片 74LS90 设计成 4 进制加法计数器，另一片设置 2 进制加法计数器。 即 个位计数状态为 Qd Qc Qb Qa = 0100 十位计数状态为 Qd Qc Qb Qa = 0010 时，要求计数器归零。 通过把个位 Qc、十位 Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成 24 进制计数器。 电路图如下 : 第 8 页 共 13 页 图 4 24 进 制 计 数 器 Ⅲ 、 译码显示电路 译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变。