微机原理与接口技术课程设计(竞赛抢答器)(1)

微机原理与接口技术课程设计(竞赛抢答器)(1)内容摘要：

键是否弹起 ,即 PC4=0 TEST AL,10H JNZ LOP3。 位键没有弹起 ,则重新检测 MOV AL,00H。 关 LED 显示器、指标灯 OUT 81H,AL OUT 82H,AL MOV BZ,00H。 清标志 STI JMP LOPM。 中断服务子程序„„ CODE ENDS END START 微机原理 与接口技术 课程设计报告 黄涛 9 硬件设计 一、 系统所选用各 芯片 的 介绍 中断优先级管理器 8259A 8259A 内部结构 8259A 采用 NMOS 工艺制成，有 28 根 引脚，所有输入、输出端与 TTL 电平兼容，单一电源（ Vcc=+5V） 供电。 8259 的内部主要组成部分， 包括处理部件（中断请求寄存器 IRR、优先级鉴别器 PR 及现行服务寄存器 ISR）、控制部件（控制逻辑及中断屏蔽寄存器 IMR）、数据总路线缓冲器、读／写逻辑以及级联缓冲器／比较器等 5 个部分。 8259A 主要的 外部引脚 D0~D7：双向数据线， CPU 与 8259 间利用这个数据总路线传送数据及命令。 WR ：写控制输入信号，同控制总路线上的 IOW 信号相连。 RD ：读控制输入信号，同控制总路线上 的 IOR 信号相连。 A0：地址选择信号，用来对 8259A 内部的两个可编程寄存器进行选择。 CS ：片选输入信号，低电平有效。 有郊时可通过数据总路线设置命令并对内部寄存器进行读出。 当进入中断响应时序时，该引脚状态与进行的处理无关。 INT：由 8259A 向 CPU 发出的中断请求信号。 INTA ：输入信号，接收 CPU 送来的中断响应信号 INTA。 IR0~IR7： 8 个中断请求输入信号，高电平或上升沿有 效。 用于接收外设接口来的中断请求。 8259A 工作方式 （ 1）、优先级设置方式：全嵌套方式（固定优先级方式）、特殊全嵌套方式（可响应同级中断方式）、轮转优先级方式、特殊轮转优先级方式。 （ 2）、中断源屏蔽方式：普通屏蔽方式、特殊屏蔽方式。 （ 3）、中断结束方式：中断自动结束方式、中断非自动结束方式（包括一般中断结束方式、特殊中断结束方式）。 （ 4）、系统总路线连接方式：缓冲方式、非缓冲方式。 （ 5）、中断请求信号触发方式：边沿触发方式、电平触发方式。 8259A 初始化控制字格式 ICW1(芯片控制字 ) D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 特征位 1 触发方式 0 边沿触发 1 电平触发 0 单片选择信号 0 多片 8259 级联 1 单片 8259 是不要 ICW4 0 不要 (8080/8085) 1 要 (80X86) ICW2（中断类型码控制字 ,D7~D3 设置中断类型码） D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 ICW3（主片，级联时才用设置，各位为 1 则表示接有从片 ） D7 D6 D5 D4 D3 D2 D1 D0 IR7 IR6 IR5 IR4 IR3 IR2 IR1 IR0 微机原理 与接口技术 课程设计报告 黄涛 10 ICW3（从片，级联时才用设置） D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 0 0 ID2 ID1 ID0 从片 INT 接于主片的引脚 0 0 0 IR0 0 0 1 IR1 „ „ „ „ 1 1 1 IR7 ICW4（方式控制字） D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 嵌套方式 0 全嵌套方式 1 特殊全嵌套方式 缓冲方式 0 非缓冲方式 1 缓冲方式 缓冲方式下 0 本片为从片 1 本片为主片 中断结束方式 0 中断非自动结束 1 中断自动结束 系统类型 0 8080/8085 1 80X86 8259A 操作命令字格式 OCW0（中断屏蔽字 ,各位为 1 则被屏蔽 ） D7 D6 D5 D4 D3 D2 D1 D0 IR7 IR6 IR5 IR4 IR3 IR2 IR1 IR0 OCW1（轮转优先级和中断结束字） D7 D6 D5 D4 D3 D2 D1 D0 轮转位 0 非轮转 1 轮转 选择标志位 0 L2~L0 无效 1 L2~L0 有效 中断结束位 0 非中断结束 1 中断结束 特征位 00 标志位 000 IR0 优先级最低 001 IR1 优先级最低 OCW2（特殊屏蔽、查询和状态读取字） D7 D6 D5 D4 D3 D2 D1 D0 0 特殊屏蔽方式允许位 0 禁止特殊屏蔽方式 1 允许特殊屏蔽方式 特殊屏蔽 方式位 0 非特殊屏蔽方式 1 特殊屏蔽方式 特征位 01 中断查询位 0 非中断查询 1 中断查询 读寄存器 0 禁止读 1 允许读 0读 IRR 1 读 ISR 可编程并行接口接口芯片 8255A 8255A 内部结构 8255A 芯片是一个采用 NMOS 工艺制造的 40 引脚双列直插式（ DIP）封装组件。 8255A 有 3 个 8 位数据端口，即 A 口、 B 口及 C 口，它们都可以分别作为输入口或输出口使用； A 组控制与 B 组控制；读／写控制逻辑；数据总路线缓冲器。 8255A 主要的外部引脚 PA7~PA0： A 口的 8 条 I／ O 线。 8 条 线只能同时作为输入或输出，不能分开使用，可设置成双向口，也只有 A 口允许这样做。 PB7~PB0： B 口的 8 条 I／ O 线。 不可以设置成双向口，其它和 A 口一样。 PC7~PC0： C 口的 8 条 I／ O 线。 不可以设置成双向口，但它可以分拆为两组即高4 位和低 4 位，这两组可以任意设置为输入或输出。 除了作为独立的 I／ O 线外， C 口还经常为 A 口、 B 口服务，配合 A 口、 B 口作联络线使用。 A A0：端口地址选择信号。 用于选择 8255A 的 3 个数据端口和一个控制口。 当A1A0=00 时，选择端口 A；为 01 时，选择端口 B；为 10，选择端口 C； 为 11 时，选择控制口。 微机原理 与接口技术 课程设计报告 黄涛 11 8255A 工作方式 （ 1）、方式 0：基本的输入／输出方式。 A 口、 B 口、 C 口都可以工作在些方式下。 （ 2）、方式 1：选通输入／输出方式（应答方式）。 A。