基于单片机的高温加热炉温度控制器设计

基于单片机的高温加热炉温度控制器设计内容摘要：

2 用于输入外部振荡脉冲，该信号直接送至内 部时钟电路，而 XTAL1 必须接地。 3．控制信号引脚 RST/VPD、 ALE/PROG、 PSEN 和 EA/VPP RST/VPD：为复位信号输入端。 当 RST 端保持 2个机器周期（ 24个时钟周期）以上的高电平时，使单片机完成了复位操作。 第二功能 VPD 为内部 RAM 的备用电源输入端。 主电源一旦发生断电，降到一定低电压值时，可通过 VPD 为单片机内部 RAM 提供电源，以保护片内 RAM 中的信息不丢失，使上电后能继续正常运行。 ALE/PROG： ALE 为地址锁存允许信号。 在访问外部存储器时， ALE 用来锁存 P0扩展地址低 8位的地址信号；在不访问外部存储器时， ALE 也以时钟振荡频率的 1/6 的固定速率输出，因而它又可用作外部定时或其它需要。 但是，在遇到访问外部数据存储器时，会丢失一个 ALE 脉冲。 ALE 能驱动 8个 LSTTL 门输入。 第 2功能 PROG 是内部 ROM 编程时的编程脉冲输入端。 PSEN：外部程序存储器 ROM 的读选通信号。 当访问外部 ROM 时， PSEN 产生负脉冲作为外部 ROM 的选通信号；而在访问外部数据 RAM 或片内 ROM 时，不会产生有效的 PSEN 信号。 PSEN 可驱动 8 个 LSTTL 门输入端。 EA/VPP：访问外部程序存储器控制信号。 对 80C51 而言，它们的片内有 4KB 的程序存储器，当 EA 为高电平时， CPU 访问片内程序存储器有两种情况：第 1种是，访问地址空间在 0~4KB 范围内， CPU 访问片内程序存储器；第 2 种是，访问的地址超出 4KB 时， CPU将自动执行外部程序存储器的程序，即访问外部 ROM。 当 EA 接地时，只能访问外部 ROM。 第 2 种功能 VPP 为编程电源输入。 4． 4 个 8位 I/O 端口 P0、 P P2和 P3 P0 口（ P0。 0~P0。 7）是一个 8 位漏极开路型的双向 I/O 口。 第 2功能是在访问外部存储器时，分别提供低 8位地址线和 8位双向数据总线。 在对片内 ROM 进行编程和校验时， P0 口用于数据的输入和输出。 P1 口（ P1。 0~P1。 7）：是一个内部带提升电阻的准双向 I/O 口。 在对片内 ROM 编程校 10 验时， P1口用于接收低 8 位地址信号。 P2 口（ P2。 0~P2。 7）：是一个内部带提升电阻的 8 位准双向 I/O 口。 第 2功能是在访问外部存储器时，输出高 8位地址信号。 在对片内 ROM 进行编程和校验时， P2 口用作接收高 8 位地址和控制信 号。 P3 口（ P3。 0~P3。 7）：是一个内部带提升电阻的 8位准双向 I/O 口。 在系统中，这 8个引脚都有各自的第 2 功能。 见下表 P3 口的各引脚 第 2功能 RXD（串行口输入） TXD（串行口输出） INT0（外部中断 0输入） INT1（外部中断 1输入） T0（定时 /计数器的外部输入） T1（定时 /计数器的外部输入） WR（片外数据存储器写选通控制输出） RD（片外数据存储器读选通控制输出） VCC40GND20RST9X119X218PSEN29ALE3039383736353433321234567821222324252627281011121314151617EA31U1DS80C51 最小系统通过扩 展一片 Intel 8255A 实现 Intel8255A 是一种通用的可编程并行 I/O 接口芯片 ， 也是应用最广泛的并行 I/O 接口芯片。 11 8255A 的内部结构 8255 内部包括三个并行数据输入 /输出端口，两个工作方式控制电路，一个读 /写控制逻辑电路和 8位总线缓冲器。 各部分功能概括如下： （ 1）端口 A、 B、 C A口：是一个 8 位数据输出锁存器 /缓冲器和一个 8位数据输入锁存器。 B口：是一个 8 位数据输入 /输出锁存器 /缓冲器和一个 8 位数据输入锁存器。 C口：是一个 8 位数据输出锁存器 /缓冲器和一个 8位数据输入缓冲器（输入不锁存）。 通常 A 口、 B口作为数据输入 /输出端口。 C口作为控制 /状态信息端口，它在 “方式控制字 ”的控制下可分为两个 4 位端口，每个端口有一个 4位锁存器，分别与 A 口、 B口配合使用，作为控制信号输出或状态信息输入端口。 （ 2）工作方式控制电路 工作方式控制电路有两个，一个是 A 组控制电路，另一个是 B组控制电路。 这两组控制电路具有一个控制命令寄存器，用来接受中央处理器发来的控 制字，以决定两组端口的工作方式，也可根据控制字的要求对 C口按位清 “0”或者按位置 “1”。 A组控制电路用来控制 A口和 C口的上半部分（ PC7PC4）。 B 组控制电路用来控制 B 口和C口的下半部分（ PC3PC0）。 （ 3）总线数据缓冲器 总线数据缓冲器是一个三态双向 8 位缓冲器，作为 8255 与系统总线之间的接口，用来传送数据、指令、控制命令以及外部状态信息。 （ 4）读 /写控制逻辑电路 读 /写控制逻辑电路接受 CPU 发来的控制信号 RD、 WR、 RESET、地址信号 A1A0 等，然后根据控制信号的要求，将端口数据读出，发 往 CPU，或者将 CPU 送来的数据写入端口。 8255A 的外部引脚 ： 12 PC014PC115PC216PC317PC418PC519PC620PC721PB018PB119PB220PB321PB422PB523PB624PB725PA737PA638PA539PA440PA31PA22PA13PA04D727D628D529D430D331D232D133D034RD5WR36A09A18GND7RESET35CS6U98255 1. PAO 到 PA7：接脚 4 到接脚 1及接脚 40 到接脚 37 A 口，为 8bits 的 I/O 口。 2. PBO 到 PB7：接脚 18 到接脚 25 B 口，为 8bits 的 I/O 口。 3. PC0 到 PC7：接脚 17 到接脚 14 及接脚 13 到接脚 10 C端口的并行 I/O 数据线。 当 8255A 工作在方式 0 是， PC7 到 PC0 为两组并行数据线；当 8255A 工作于方式 1 或方式 2时， PC7 到 PC0 将分别供给 A,B 两组转换接口的联络 控制线，此时每根线将赋予新的含义。 4. DB0 到 DB7：接脚 27 到接脚 34 三态的数据总线，单片机由此数据总线进行与 8255 的数据传输。 5. Vcc：接脚 26 +5V 电源供应脚。 6. GND：接脚 7 8255 接地脚。 7. RESTET：接脚 35 复位输入信号，当 CPU 向 8255A 的 RESTET 端发一高电平后， 8255A 将复位到初始状态。 8. /CS：接脚 16 芯片选择线，低态动作。 9. /RD：接脚 5 13 单片机读取 8255 内部数据控制脚，当 CS 接脚信号为 0， RD 接脚信号从 1 变为 0 时， 由 8255 的 A。