基于51单片机的语音电子时钟系统内容摘要:
状态来驱动蜂鸣器,从而控制蜂鸣器只在整点时发出响声。 具体的连接如图 25 所示: 图 25 整点报时电路硬件图 整点报时模块工作原理 由于蜂鸣器的工作电流一般比较大, 所以 单片机的 I/O 口是无法直接驱动的, 故本文设计 利用 一个 PNP 三极管来放大电路 来驱动 蜂鸣器。 三极管 Q1 起开关作 用,其基极的低电平使三极管饱和导通,使蜂鸣器发出响声;而基极高电平则使三极管截止,蜂鸣器不能发出响声。 东华理工大学长江学院毕业设计(论文) 系统的硬件设计 11 通过软件控制,实现整点报时的功能。 当分计时计满 60 时,把连接蜂鸣器的 I/O口线置 0 延时蜂鸣器需要鸣响的时间后再把该 I/O 端口置 1,关闭蜂鸣器。 本文设计时连接蜂鸣器的 I/O 口线选用。 数码管显示模块 数码管显示电路硬件连接图 将六位数码管的 8 个笔划段 a~h 同名端连接在一起,与驱动器 CC4511 的 a~h 管脚相连且每个笔划段加上上拉电阻;每一 个数码管的公共端 与反相驱动器74LS373 的输出端 Q0~Q5相连。 而 CC451 74LS373 分别与单片机 AT89C51 的 P0 和 P2口线连接。 具体连接图如图 26 所示: 图 26 数码管显示电路硬件图 数码管显示模块工作原理 本文设计的显示模块为了节省 I/O 接口,简化电路,采用了数码管的动态显示方式。 其中芯片 CC4511 用于字段口的控制作用,而 74LS373 用于位选择的控制作用,且控制每个时刻只能有一个数码管处于有效工作状态。 同时驱动器还有增加显示的稳定性和亮度的作用。 先通 过字位口输出使第 1 位 LED 数码管的共阴极为 0,其余位的东华理工大学长江学院毕业设计(论文) 系统的硬件设计 12 共阴极为 1,字段口相应输出第 1 位要显示的字形码,并延时 1ms~5ms,然后字位口使第 2 位的共阴极为 0,其余位的共阴极为 1;字段口再输出第 2 位要显示的字形码,每位轮流循环显示。 虽然每一瞬间只会有以为 LED 在显示时间,但由于人眼的视觉暂留特性,使人感觉每个 LED 总在亮,即动态扫描显示方式。 这主要采取软件的方式来完成。 数码管 数码管的分类和原理 数码管一般是由 8 个发光二极管显示字段的显示器件。 其中 7 个二极管组成一个“ 8”, 另一个为小数点。 可显示 0~9 及一些英文字母 A~F 或特殊字符。 其引脚图如图 27 所示: 图 27 数码管 LED 外部引脚图 通常数码管有共阴极与共阳极两种结构,共阴极就是把所有 LED 的阴极连接到共同接点。 而每个 LED 的阳极分别为 a、 b、 c、 d、 e、 f、 g 及 dp(小数点)如图28 所示。 共阳极则是把所有 LED 的阳极连接到共同接点。 而每个 LED 的阴极分别为 a、 b、 c、 d、 e、 f、 g 及 dp(小数点),如图 29 所示。 本文 设计中所采用的是共阴极 LED 数码管。 图 28 共阴数码管内部结 构图及实物图 东华理工大学长江学院毕业设计(论文) 系统的硬件设计 13 图 29 共阳数码管内部结构图及实物图 其工作原理分别为: 共阳极数码管的 8 个发光二极管的阳极(二极管正端)连接在一起。 通常,公共阳极接高电平(一般接电源),其它管脚接段驱动电路输出端。 当某段驱动电路的输出端为低电平时,则该端所连接的字段导通并点亮。 根据发光字段的不同组合可显示出各种数字或字符。 此时,要求段驱动电路能吸收额定的段导通电流,还需根据外接电源及额定段导通电流来确定相应的限流电阻。 共阴极数码管的 8 个发光二极管的阴极(二极管负端)连接 在一起。 通常,公共阴极接低电平(一般接地),其它管脚接段驱动电路输出端。 当某段驱动电路的输出端为高电平时,则该端所连接的字段导通并点亮,根据发光字段的不同组合可显示出各种数字或字符。 此时,要求段驱动电路能提供额定的段导通电流,还需根据外接电源及额定段导通电流来确定相应的限流电阻。 数码管的显示 数码管有静态显示和动态显示两种方式。 静态显示方式: LED 在显示某一字符时,其显示驱动电路具有锁存功能,由单片机送出的显示驱动码一经送出后,在不改变显示内容的情况下,该驱动器应一 直保持到显示下一个字符为止。 数码管工作在静态方式时,其公共段应接到一个固定的电平。 动态显示方式:将每一片 LED 相同的段码线并联,只有一个 8 位并行口(字段口)控制,而每位 LED 的共阴端引出也由一个并行口(字位口)控制,组成动态显示电路。 驱动器 CC4511 描述 CC4511 是常用的七段显示译码器。 它的内部除了七段译码器电路外,还有锁存电路和输出驱动器部分,既有输出大驱动电流的能力,最大可达 25mA,可直接驱动LED 数码管或荧光数码管。 CC4511 有 四个输入端 A、 B、 C、 D 和七个输出端 a~g,它还具有输入 BCD 码锁存、东华理工大学长江学院毕业设计(论文) 系统的硬件设计 14 灯测试和熄灭显示控制功能,它们分别有锁存端 LE、灯测试端 LT、熄灭控制端 /BT来控制。 其外部引脚如图 210 所示: 图 210 CC4511 外部引脚图 当锁存允许端 LE=“ 0”时,锁存器直通,译码器输出端a~g随输入A~D端而变化,当 LE=“ 1”时,锁存器锁定,输出端保持不变,熄灭控制端 /BI=“ 0”时,译码器输出全“ 0”,因此,正常工作时应使 /BI 为高电平。 另外灯测试端 /LT=“ 0”时,译码器输出全“ 1”,数码管各段 均亮,即显示“ 8”, 用来检测数码管是否正常。 当输入的 BCD 码大于 1001 时,七段显示输出全“ 0”,各段均不亮。 CC4511 驱动器逻辑图如表 23: 表 23 CC4511 驱动器逻辑图 输 入 输 出 LE /BI /LT D C B A a b c d e f g 显 示 X X 0 X X X X 1 1 1 1 1 1 1 8 X 0 1 X X X X 0 0 0 0 0 0 0 消 隐 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 1 0 0 0 1 0 1 1 0 0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 1 0 1 2 0 1 1 0 0 1 1 1 1 1 1 0 0 1 3 0 1 1 0 1 0 0 0 1 1 0 0 1 1 4 0 1 1 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 1 1 0 0 0 1 1 1 1 1 6 0 1 1 0 1 1 1 1 1 1 0 0 0 0 7 0 1 1 1 0 0 0 1 1 1 1 1 1 1 8 0 1 1 1 0 0 1 1 1 1 0 0 1 1 9 0 1 1 1 0 1 0 0 0 0 0 0 0 0 消 隐 0 1 1 1 0 1 1 0 0 0 0 0 0 0 消 隐 0 1 1 1 1 0 0 0 0 0 0 0 0 0 消 隐 0 1 1 1 1 0 1 0 0 0 0 0 0 0 消 隐 0 1 1 1 1 1 0 0 0 0 0 0 0 0 消 隐 东华理工大学长江学院毕业设计(论文) 系统的硬件设计 15 0 1 1 1 1 1 1 0 0 0 0 0 0 0 消 隐 1 1 1 X X X X 锁 存 锁 存 74LS373 描述 74LS373 为三态输出的八 位 透明锁存器 , 373 的输出端 Q0~Q7可直接与总线相连。 当三态允许控制端 OE 为低电平时, Q0~Q7为正常逻辑状态,可用来驱动负载或总线。 当 OE 为高电平时, Q0~Q7呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响。 当锁存允许端 LE 为高电平时, O 随数据 D 而变。 当 LE 为低电平时, O 被锁存在已建立的数据电平。 当 LE 端 施密特触发器的输入滞后作用,使交流和直流噪声抗扰度被改善 400mV。 其外部引脚图如图 211 所示: 图 211 74LS373 外部引脚图 管脚说明: Vcc:电源 GND:接地 D0~D7:数据输入端 Q0~Q7:数据输出端 /OE:三态允许控制端,低电平有效 LE:锁存也许端 音乐打铃模块 音乐打铃电路硬件连接图 HY1 系列语音芯片管脚 2 与单片机 AT89C51 的 连接,具体连接如图 212所示: 东华理工大学长江学院毕业设计(论文) 系统的硬件设计 16 图 212 音乐打铃电路硬件图 音乐打铃模块工作原理 其中与语音芯片 2脚连接的 ,控制 HY1语音芯片的工作,而且 HY1 音乐集成电路内存一首乐曲。 当触发端受脉冲触发后立即输出音乐信号,乐曲程序结束时工作自行停止。 当触发端与触发电平相连时,电路反复呜奏,直到脱离触发电平且正常演奏的乐曲程序结束后才自行停止。 电路内设有前置放大器和功放,使用灵活,可直接驱动扬声器,也可以从前置放大器引出端驱动电蜂呜器。 首先将长江学院的作息时间存储到单片机 AT89C51 的几个位地址中,通过不断的提取 DS1302 的时间,利用软件的方式将其时间与存储的时间进行对比,如果该时间为作息时间则 脚置 1,打开语音芯片,蜂鸣器立即输出音乐信号播放乐曲;如果该时间不是作息时间则继续提取时间与之对比,不断重复查询作息时间这一操作,以实现依照作息时间表来控制语音芯片的工作。 HY1 系列语音芯片 功能特性描述 HY1 系列音乐集成电路是一种大规模 CMOS 集成电路。 该电路将包括前置放大器和功率放大器在内的所有电路用 CMOS 技术集成在 一块。 HY1 系列音乐集成电路具有驱动能力大和输出端运用灵活的特点。 该系列产品外围元件少,耗电省,且应用东华理工大学长江学院毕业设计(论文) 系统的硬件设计 17 灵活,适用于门铃、玩具、各种呼叫及报警装置。 工作原理 HY1 系列音乐芯片外部引脚如图 213 所示: 图 213 HY1 系列音乐芯片外部引脚图 在芯片上已焊接一个 68K 的电阻,其中 5 脚为功率输出端,能直接驱动扬声器。 3 脚为前置放大器的输出端,可用于推动压电蜂鸣器工作或推动半导体三极管。 当用正脉冲触发端 2 脚触发端时,它便会自动演奏乐曲。 AT89C51 的外设电路 AT89C51 单片机 功能特性描述 AT89C51 是美国 ATMEL 公司生产的低电压,高性能 CMOS8 位单片机,片内含 4K的可反复擦写的只读程序存储器和 128B 的随机存取数据存储器,器件采用 ATMEL 公司的高密度、非易失性存储技术生产,兼容标准 MCS51 指令系统,片内置通用 8 位中央处理器和 Flash存储单元,功能强大 AT89C51单片机可灵活应用于各种控制领域。 AT89C51 提供以下标准功能: 4K 字节 Flash 闪存储器, 128 字节内部 RAM, 31 个I/O 口线,两个 16 位定时 /计数器,一个 5 向量两级中断结构,一个全双工串行通信口,片内振荡器及时钟电路。 (其内部结构如图 214 所示)同时, AT89C51 可降至 0Hz的静态逻辑操作,并支持两种软件可选的节电工作模式。 空闲方式停止 CPU 的工作,但允许 RAM,定时 /计数器,串行通信口及中断系统继续工作。 掉电方式保存 RAM 中的内容,但振荡器停止工作并禁止其他所有部件工作直到下一个硬件复位。 东华理工大学长江学院毕业设计(论文) 系统的硬件设计 18 图 214 AT89C51 内部结构图 主要性能参数: 与 MCS51 产品指令系统完全兼容。 4K 字节可重擦写 Flash 闪存储器。 1000 次擦写周期。 全静态。基于51单片机的语音电子时钟系统
相关推荐
PTR MOV TL1,A ;音律表查询值低八位赋值 ACALL DLAY AJMP KEYPRO ;跳转回键盘扫描程序 TINT1: JB , FLUTE_ON ;判断是否 跳到长笛音色档 JB , PIANO_ON ;判断是否调到钢琴音色档 JB , TRUMPET_ON ;判断是否调到小号音色档 JB , VIOLIN_ON ;判断是否跳到小提琴音色档 JB , PICCOLO_ON
工作方式是硬件设计必不可少的步骤。 AT89C51 单片机的定时器 /计数器的结构如下乳 31 所示 【 6】。 图 31 89C51 定时器 /计数器结构图 定时器 /计数器 T0 由特殊功能寄存器 TH0、 TL0 构成,定时器 /计数器 T1 由特殊功能寄存器 T TL1 构成。 特设功能寄存器 TMOD 用于选择定时器 /计数器 T0、 T1得工作模式和工作方式。 特殊功能寄存器
业、解惑”,是一件任重道远的事情,我更加需要不断努力提高自身的综合素质和教学水平。 三、班主任工作方面 在班主任日常管理工作中,积极负责,认真到位,事事留心。 从早晨的卫生监督,作业上交,早读到课间纪律,课堂纪律,午休管理,自习课,晚自修等等,每样事务都负责到底,细致监督。 当然,在监督他们的同时不忘结合他们的个性特点进行思想道德教育,以培养他们正确的学习目标 ...... 本文来自公务员之家
D3OEC L O C KV c cV1G N DD1IN 2IN 1IN 0A D D AA D D BA D D CA L ED7D6D5D4D0V2D2A D C 0 8 0 9DSJKFHJKDH FJDHJKFH KDSJH JKDHF JKDS HKJ HGFDSJHF JHFJK HFKSD JKFJDSKJF DSJF。 DS AT89C52 单片机 AT89C51 是 51
相邻的引脚上。 这样,不仅降低了穿过整个芯片的 电流,另外还在印制电路板上容易布置去耦电容,从而降低系统的噪声。 现在为了适应各种应用的需要,很多单片机的输出能力都有了很大提高, Motorola 公司的单片机 I/O 口的灌拉电流可达 8mA 以上,而 Microchip 公司的单片机可达 25mA。 其它公司: AMD, Fujitsu,NEC , Infineon, Hitachi,
码与数据反码之间的关系不满足相反的关系.则本次遥控接收有误.数据应丢重庆邮电大学 自动化学院 综合设计报告 1 弃。 在同一个遥控器上.所有按键的数据码均不相同。 在 图 2 中,数据码为十六进制的 0CH,数据反码为十六进制的 0F3H(注意低位在前 ).两者之和应为 0FFH。 复位电路 这种复位电路的工作原理是:单片机的复位电路在刚接通电时,刚开始电容是没有电的,电容内的电阻很低,通电后,