课程设计论文-基于at89c51单片机的八路抢答器报告

课程设计论文-基于at89c51单片机的八路抢答器报告内容摘要：

25 发声程序 26 单片机 课程设计 论文 III T0 口溢出中断（响铃程序） 26 T1 口溢出中断（计时程序） 26 单片机 课程设计 论文 1 第 1 章 绪论 AT89C51 单片机简介 AT89C51 是一种带 4K 字节闪烁可编程可擦除只读存储器的低电压，高性能CMOS8 位微处理器，俗称单片机。 89C2051 是一种带 2K 字节闪烁可编程可擦除只读存储器的单片机。 单片机的可擦除只读存储器可以反复擦除 100 次。 该器件采用 ATMEL 高密度非易失存储器制造技术制造，与工业标准的 MCS51指令集和输出管脚相兼容。 其管脚图如下图 11 图 11 AT89C51 管脚图 管脚说明 如下 ： VCC：供电电压。 GND： 接地。 P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。 当P1口的管脚第一次写 1时，被定义为高阻输入。 P0能够用于外部程序数据存储器，它可以被定义为数据 /地址的第八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1口： P1口是一个内部提供上拉电阻的 8位双向 I/O 口， P1 口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1 口作为第八位地址接收。 单片机 课程设计 论文 2 P2口： P2口为一个内部上拉电阻的 8 位双向 I/O 口， P2口缓冲器可接收，输出 4 个 TTL 门电流，当 P2口被写 “1” 时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址 “1” 时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2口输出其特殊功能寄存器的内容。 P2口在FLASH 编程和校 验时接收高八位地址信号和控制信号。 P3口： P3口管脚是 8个带内部上拉电阻的双向 I/O 口，可接收输出 4个 TTL门电流。 当 P3 口写入 “1” 后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3口将输出电流（ ILL）这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些特殊功能口。 口管脚 备选功能 RXD（串行输入口） TXD（串行输出口） /INT0（外部中断 0） /INT1（外部中断 1） T0（记时器 0 外部输入） T1（记时器 1 外部输入） /WR（外部数据存储器写选通） /RD（外部数据存储器读选通） P3 口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。 当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然 而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE的输出可在 SFR8EH 地址上置 0。 此时， ALE 只有在执行 MOVX， MOVC 指令是 ALE 才起作用。 另外，该引脚被略微拉高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 /PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次 /PSEN 有效。 但在访问外部数据存储器时，这两次有效的 /PSEN 信号将不出现。 /EA/VPP：当 /EA 保持低电平时，则在此期间外部程序存储器（ 0000HFFFFH），不管是否 有内部程序存储器。 注意加密方式 1 时， /EA 将内部锁定为 RESET；当 /EA端保持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于施加单片机 课程设计 论文 3 12V 编程电源（ VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 8 位抢答器设计要求 本次设计的数字抢答器将具有以下功能： （ 1） 抢答器同时供 8 名选手或 8 个代表队比赛，分别用 8 个按钮 S0～ S7 表示。 （ 2） 设置一个系统清除和抢答控制开关 S，该开关由主持人控制。 （ 3）抢答器具有锁存与显示功能。 即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在 LED 数码管上显示选手号码。 选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。 此外还有一些 扩展功能： （ 1）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如 30秒）。 当主持人启动 “ 开始 ” 键后，定时器进行减计时。 （ 2） 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 （ 3） 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显 示器上显示 00。 单片机 课程设计 论文 4 ＣＰＵ 按键与按钮电路 复位等辅助电路 数码管显示电路 总体开关 第 2 章 硬件电路设计 硬件电路的总体框图 本数字抢答器的硬件电路总体框图如下图 21： 图 21 数字抢答器电路框图 电路器件的选择 本次设计的数字抢答器采用 AT89C51 单片机作为系统的控制单元。 就抢答器而言，通常可采用液晶显示或数码管显示。 由于一般的段式液晶屏，需要专门的驱动电路，而且液晶显示作为一种被动显示，可视性相对较差；对于具有驱动电路和微处理器接口的液晶显示模块（字符或点阵），一般多采用并行接口，对微处理器的接口要求较高，占用资源多。 另外， AT89C51 本身无专门的液晶驱动接口，因此，本时钟采用数码管显示方式。 数码管作为一种主动显示器件，具有亮度高、价格便宜等优点，而且市场上也有专门的时钟显示组合数码管。 本次的设计我采用的是 7SEGMPX4CC 数码管。 此外还有按钮、扬声器、电容、电阻，导线等等。 硬件电路设计图 经过以上的种种考虑，我确定了该数字抢答器的硬件电路设计方案，如下页的图 22： 单片机 课程设计 论文 5 图 22 数字抢答器硬件电路图 单片机 课程设计 论文 6 工作原理 ， 其管脚图如下图 23： 图 23 AT89C51 管脚图 VCC：供电电压。 GND： 接地。 P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。 当P1口的管脚第一次写 1时，被定义为高阻输入。 P0能够用于外部程序数据存储器，它可以被定义为数据 /地址的第八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1口： P1口是一个内部提供上拉电阻的 8位双向 I/O 口， P1 口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1 口作为第八位地址接收。 P2口： P2口为一个内部上拉电阻的 8 位双向 I/O 口， P2口缓冲器可接收，输出 4 个 TTL 门电流，当 P2口被写 “1” 时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址 “1” 时 ，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2口输出其特殊功能寄存器的内容。 P2口在FLASH 编程和校 验时接收高八位地址信号和控制信号。 P3口： P3口管脚是 8个带内部上拉电阻的双向 I/O 口，可接收输出 4个 TTL门电流。 当 P3 口写入 “1” 后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3口将输出电流（ ILL）这是由于上拉的缘故。 单片机 课程设计 论文 7 P3 口也可作为 AT89C51 的一些特殊功能口。 口管脚 备选功能 RXD（串行输入口） TXD（串行输出口） /INT0（外部中断 0） /INT1（外部中断 1） T0（记时器 0 外部输入） T1（记时器 1 外部输入） /WR（外部数据存储器写选通） /RD（外部数据存储器读选通） P3 口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。 当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 ，如下图 24： 图 24 主持人按键 当主持人按下开始键，倒计时电路开始计时，选手们可以进行抢答，抢答有效。 若主持人未按下开始键，选手 抢答，视为犯规，抢答无效并报警。 ，如下图 25： 图 25 选手抢答按键 单片机 课程设计 论文 8 在主持人按下开始键时即可抢答，抢答成功便。