oifspisystempacketinterface内容摘要：
Y[3:0] TX RX RXFULL[3:0] SONET/SDH OC192 10GE WAN/LAN 4xOC48 16xOC12 64xOC3 256xSTS1 First generation。 200 MHz operation implementable in FPGA technology 64 bit interface @ 200 MHz (lower rate operation supported) HSTL Class 1 signals。 source synchronous clocking。 point to point operation Outofband addressing TXCLK TXREFCK TXREFCK RXREFCK Serdes Link Layer NP ATM SAR Framer TXSIZE[2:0] TXDATA [63:0] TXADDR[N1:0] TXDCK TXDATA [15:0] TXDSC TXCKSRC RXREFCK D C A B TXSTART TXFULL[3:0] RXSTART RXDCK RXDATA [15:0] RXDSC RXS A B S y s t e m t o O p t i c s O p t i c s t o S y s t e m SPI4 Phase 1: 4x16bit mode of operation for 4xOC48 multiphy applications TXPRTY[3:0] TXSOCP TXEOP TXERR TXVALID RXVALID RXERR RXEOP RXSOCP RXCLK RXDATA[63:0] RXADDR[N1:0] RXSIZE[2:0] RXPRTY[3:0] TX RX RXFULL[3:0] Supports: POS/HDLC EoS/ ATM 10GE LAN 10GE WAN Supports Packet over SONET (POS)。 Ether over SONET (EoS/)。 ATM over SONET。 10GE WAN/LAN PHY (IEEE ) TDCLK TXREFCK TXREFCK RXREFCK Serdes Link Layer NP ATM SAR Framer TDAT [15:0] TCTL TXDCK TXDATA [15:0] TXDSC TXCKSRC RXREFCK D C A B RXDCK RXDATA [15:0] RXDSC RXS A B S y s t e m t o O p t i c s O p t i c s。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。