基于fpga的温度循环检测与报警系统的设计

基于fpga的温度循环检测与报警系统的设计内容摘要：

able Gate Array)在内的复杂 PLD迅速发展起来，并向着高密度、高速度、低功耗以及结构体系更灵活、适用范围更广阔的方向发展。 FPGA具备阵列型 PLD的特点，结构又类似掩膜可编程门阵 列，因而具有更高的集成度和更强大的逻辑实现功能，使设计变得更加灵活和易于实现。 相对于 CPLD,它还可以将配置数据存储在片外的 EPROM 或者计算机上，设计人员可以控制加载过程，在现场修改器件的逻辑功能，即所谓的现场可编程。 所以 FPGA得到了更普遍的应用。 FPGA 采用了逻辑单元阵列 LCA（ Logic Cell Array）这个新概念，内部包括可配置逻辑模块 CLB（ Configurable Logic Block）、输出输入模块 I/OB（ Input Output Block）和内部连线（ Interconnect）三个部分 ，如图 21 所示。 CLB 是实现各种逻辑功能的基本单元，包括组合逻辑，时序逻辑， RAM 及各种运算功能， CLB 以 N*N 阵列形式分布在 FPGA 芯片中； I/OB是芯片外部引脚数据与内部进行数据交换的接口电路。 通过编程可将 I/O 引脚设置成输入、输出和双向等不同的功能， I/OB分布在芯片的四周。 CLB 之间的空隙部分是布线通道，布线通道给 CLB 和 I/OB 的输入输出提供互联的路径。 FPGA 的内部结构如图 21 所示。 图 21 FPGA 内部结构图 FPGA 是由存放在片内 RAM 中的程序来设置其工作状态的，因 此，工作时需要对片内的 RAM 进行编程。 用户可以根据不同的配置模式，采用不同的编程方式。 FPGA 的 配置模式 包括 ：并行主模式为一片 FPGA 加一片 EPROM 的方式；主从模式可以支持一片PROM 编程多片 FPGA；串行模式可以采用串行 PROM 编程 FPGA；外设模式可以将 FPGA作为微处理器的外设，由微处理器对其编程。 FPGA 的电路设计是通过 FPGA 开发系统来实现的。 用户无需了解 FPGA 的内部构造和工作原理，只要在计算机上输入垫入原理图或硬件描述语言文件， FPGA 开发系统就能够自动进行模拟，验证、分割、布局和布线，最后实现 FPGA 的内部配置。 徐州工程学院毕业设计 (论文 ) 5 在对 FPGA 配置 加电时， FPGA 芯片将 EPROM 中数据读入片内编程 RAM 中，配置完成后， FPGA 进入工作状态。 掉电后， FPGA 恢复成白片，内部逻辑关系消失，因此，FPGA 能够反复使用。 FPGA 的编程无须专用的 FPGA 编程器，只 需 用通用的 EPROM、PROM 编程器即可。 当需要修改 FPGA 功能时，只需换一片 EPROM 即可。 这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。 因此， FPGA 的使用非常灵活。 使用 FPGA 器件进行开发的优点 使用 FPGA器件设计数字 电路，不仅可以简化设计过程，而且可以降低整个系统的体积和成本，增加系统的可靠性。 它们无需花费传统意义下制造集成电路所需大量时间和精力，避免了投资风险，成为电子器件行业中发展最快的一族。 使用 FPGA器件设计数字系统电路的主要优点如下 ： 1．设计灵活 使用 FPGA器件，可以不被标准系列器件在逻辑功能上所限制，而且修改逻辑可在系统设计和使用过程的任一阶段中进行，并且只需通过对所用的 FPGA器件进行重新编程即可完成，给系统设计提供了很大的灵活性。 2．增大功能密集度 功能密集度是指在给定的空间能集成的逻辑功能数量。 可编程逻辑芯片内的组件门数高，一片 FPGA可代替几片、几十片乃至上百片中小规模的数字集成电路芯片。 用 FPGA器件实现数字系统时用的芯片数量少，从而减少芯片的使用数目，减少印刷线路板面积和印刷线路板数目，最终导致系统规模的全面缩减。 3．提高可靠性 减少芯片和印刷板数目，不仅能缩少系统规模，而且它还极大的提高了系统的可靠性，具有较高集成度的系统比用许多低集成度的标准组件设计的相同系统具有高得多的可靠性。 使用 FPGA器件减少了实现系统所需要的芯片数目，在印刷线路板上的引线以及焊点数量也随之减少，所以系统的可靠性 提高。 4．缩短设计周期 由于 FPGA器件的可编程性和灵活性，用它来设计一个系统所需时间比传统方法大为缩短。 FPGA器件集成度高，使用时印刷线路板电路布局布线简单。 同时，在样机设计成功后，由于开发工具先进，自动化程度高，对其进行逻辑修改也十分简便迅速。 因此，使用 FPGA器件可大大缩短系统的设计周期，加快产品投放市场的速度，提高产品的竞争能力。 5．工作速度快 FPGA/CPLD器件的工作速度快，一般可以达到几百兆赫兹，远远大于 DSP器件。 同时，使用 FPGA器件后实现系统所需要的电路级数少，因而整个系统的工作 速度会得到提高。 6．增加系统的保密性能 徐州工程学院毕业设计 (论文 ) 6 很多 FPGA器件都具有加密功能，在系统中广泛的使用 FPGA器件可以有效防止产品被他人非法仿制。 7．降低成本 使用 FPGA器件实现数字系统设计时，如果仅从器件本身的价格考虑，有时还看不出它的优势，但是影响系统成本的因素是多方面的，综合考虑，使用 FPGA的成本优越性是很明显的。 首先，使用 FPGA器件修改设计方便，设计周期短，使系统的研制开发费用降低；其次， FPGA器件可使印刷线路板面积和需要的插件减少，从而使系统的制造费用降低；再次，使用 FPGA器件能使系统的可靠性提 高，维修工作量减少，进而使系统的维修费用降低。 总之，使用 FPGA器件进行系统设计，能节约成本。 FPGA 技术的发展趋势 随着微电子技术、 EDA 技术、以及应用系统需求的发展， FPGA 正在逐渐成为数字系统开发的平台，并将在以下方面继续完善和提高。 1． 大容量、低电压、低功耗 FPGA 大容量 FPGA 是市场发展的焦点。 FPGA 产业中的两大霸主： Altera 和 Xilinx 在超大容量 FPGA 上展开了激烈的竞争。 2020 年 Altera 推出了 65nm 工艺的 StratixIII 系列芯片，其容量为 67200 个 L E (Logic Element，逻辑单元 )， Xilinx 推出的 65nm工艺的 VitexVI 系列芯片，其容量为 33792 个 Slices (一个 Slices 约等于 2 个 L E)。 采用深亚微米 (DSM)的半导体工艺后 ,器件在性能提高的同时，价格也在逐步降低。 由于便携式应用产品的发展，对FPGA 的低电压、低功耗的要日益迫切。 因此，无论那个厂家、哪种类型的产品 ,都在瞄准这个方向而努力。 2． 系统级高密度 FPGA 随着生产规模的提高 ,产品应用成本的下降， FPGA 的应用已经不是过去的仅仅适用于系统接口部件的现场集成 ，而是将它灵活地应用于系统级 (包括其核心功能芯片 )设计之中。 在这样的背景下，国际主要 FPGA 厂家在系统级高密度 FPGA 的技术发展上，主要强调了两个方面： FPGA 的 IP( Intellec2tual Property ，知识产权 )硬核和 IP 软核。 当前具有 IP内核的系统级 FPGA 的开发主要体现在两个方面：一方面是 FPGA 厂商将 IP 硬核 (指完成版图设计的功能单元模块 )嵌入到 FPGA 器件中，另一方面是大力扩充优化的 IP 软核 (指利用 HDL 语言设计并经过综合验证的功能单元模块 )，用户可以直接利用这些预定义的、 经过测试和验证的 IP 核资源 ,有效地完成复杂的片上系统设计。 3． FPGA 和 ASIC 出现相互融合 虽然标准逻辑 ASIC 芯片尺寸小、功能强、功耗低，但其设计复杂，并且有批量要求。 FPGA 价格较低廉，能在现场进行编程，但它们体积大、能力有限，而且功耗比 ASIC 大。 正因如此， FPGA 和 ASIC 正在互相融合，取长补短。 随着一些 ASIC 制造商提供具有可编程逻辑的标准单元， FPGA 制造商重新对标准逻辑单元发生兴趣。 徐州工程学院毕业设计 (论文 ) 7 4． 动态可重构 FPGA 动态可重构 FPGA 是指在一定条件下芯片不仅具有在系统重新配置电路功能的特性，而且还具有在系统动态重构电路逻辑的能力。 对于数字时序逻辑系统，动态可重构 FPGA的意义在于其时序逻辑的发生不是通过调用芯片内不同区域、不同逻辑资源来组合而成，而是通过对 FPGA 进行局部的或全局的芯片逻辑的动态重构而实现的。 动态可重构 FPGA在器件编程结构上具有专门的特征，其内部逻辑块和内部连线的改变，可以通过读取不同的 SRAM 中的数据来直接实现这样的逻辑重构，时间往往在纳秒级，有助于实现 FPGA 系统逻辑功能的动态重构。 FPGA 设计的开发流程 FPGA设计的开发流程图 22所示。 设计开始需利用 EDA工具的文本或图形编辑器将设计者的设计意图用文本方式 (如 Verilog HDL或 VHDL程序 )或图形方式 (原理图、状态图等 )表达出来。 完成设计描述后即可通过编译器进行排错编译，变成特定的文本格式，为下一步的综合做准备。 在此，对于多数的 EDA软件来说，最初的设计究竟采用哪一种输入形式是可选的，也可混合使用。 编译形成标准 Verilog HDL或 VHDL文件后，在综合前即可以对所描述的内容进行功能仿真，又可称为前仿真。 即将源程序直接送到仿真器中仿真。 功能仿真仅对设计描述的逻辑功能进行测试模拟， 以了解其实 现的功能是否满足原设计的要求， 由于此时的仿真只是根据 Verilog HDL或 VHDL的语义进行的，与具体电路没有关系，仿真过程不涉及具体器件的硬件特性，如延迟特性。 设计的第三步是综合，将软件设计与硬件的可实现性挂钩，这是软件化为硬件电路的关键步骤。 综合后，可生成 Verilog HDL或 VHDL网表文件，利用网表文件进行综合后仿真。 综合后仿真虽然比功能仿真精确一些，但是只能估计门延时，而不能估计线延时，仿真结果与布线后的实际情况还有一定的差距，并不十分准确。 这种仿真的主要目的在于检查综合器的综合结果是否与 设计输入一致。 综合通过后必须利用 FPGA布局 /布线适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作，这个过程叫做实现过程。 布局布线后应进行时序仿真。 时序仿真中应将布局布线后的时延文件反标到设计中，使仿真既包含门时延，又包含线时延的信息。 由于不同器件的内部延时不一样，不同的布局布线方案也给延时造成不同的影响，因此在设计处理完以后，对系统和各个模块进行时序仿真，分析其时序关系，估计设计的性能，以及检查和消除竞争冒险是非常有必要的。 与前面各种仿真相比，这种仿真包含的时延信息最为全面、准确，能较好 地反映芯片的实际工作情况。 如果以上的所有过程，包括编译、综合、布线 /适配和功能仿真、综合后仿真、时序仿真都没有发现问题，即满足原设计要求，就可以将适配器产生的配置 /下载文件通过编徐州工程学院毕业设计 (论文 ) 8 程器或下载电缆载入目标芯片中。 图 22 FPGA设计的开发流程图 硬件描述语言及数字系统设计方法 可编程逻辑器件和 EDA技术给今天的硬件系统设计者提供了强有力的工具，使得数字系统的设计方法发生了质的变化。 传统的采用原理图的设计方法正逐步的退出历史舞台，而基于硬件描 述语言的设计方法正在成为数字系统设计的主流。 同时，数字系统的设计方法也由过去的那种由集成电路厂家提供通用芯片，整机系统用户采用这些芯片组成电子系统 的 “ Bottomup(自底向上 )设计方法改变为一种新的 Topdown(自顶向下 )设计方法。 硬件描述语言 VHDL 简介 VHDL 语言的英文全名是 VHSIC Hardware Description Language， VHSIC 则是 Very High Speed Integrated Circuit 的缩写，如今已经有 40 年的历史了。 它是一种支持系 统级设计并被多数 EDA 软件支持的通用标准硬件描述语言。 VHDL一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次，支持结构、数据流、行为三种描述形式的混合描述，因此 VHDL几乎覆盖了以往各种硬件描述语言的功能。 通常整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。 所谓硬件描述语言，就是可以描述硬件电路的功能，信号连接关系及定时关系的语言。 它能比原理图更加有效地表示硬件电路的特性。 随着 VHDL 语言的发展，从基于原理图的硬件设计方法向基于 HDL语言的硬件设计方法的转变己经 成为可编程 ASIC 设计者最为关设计开始 文本 /原理图编辑与修改 逻辑综合与优化 功能仿真和时序仿真 布局布线与适配 行为和功能仿真 逻辑综合与优化 硬件测试 徐州工程学院毕业设计 (论文 ) 9 心的问题。 VHDL 通常由以下几部分组成。 1．实际用的 VHDL 语言。 2．含有 STANDARD 包和 TEXTIO 包的 STD 库。 在 STANDARD 包内存有一些预定义的数据类型说明和函数；在 TEXTIO 包内含有支持格式化 ASCII I/O 操作的数据和子程序的说明。 3．买方专用的库和程序包。 4．用户专用的库和程序包。 5．保存用户设计用的 WORK 库。 VHDL 是一种全方位的硬件描述语言，包括系统行为级、。