数字电子技术课程设计说明书-多功能数字钟的设计

数字电子技术课程设计说明书-多功能数字钟的设计内容摘要：

实现这两种模数的计数器采用中规模集成计数器 74LS90 构成。 60 进制计数器 由 74LS161N 构成的 60 进制计数器，将一片 74LS161N 设计成 10 进制加法计数器，另一片设置 6 进制加法计数器。 两片 74LS161 按反馈清零法串接而成。 秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲 CP1。 下图电路即可作为秒计数器，也可作为分计数器。 60 进 制 计 数 器 24 进制计数器 由 两片 74LS161N 构成的二十四进制计数器，将一片 74LS161N 设计成 10 进制加法计数器，另一片设置 2进制加法计数器。 即个位计数状态为 Qd Qc Qb Qa = 0100 十位计数状态为 Qd Qc Qb Qa = 0010 时， 要求计数器归零。 通过把个位 Qc、十位 Qb 相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成 24 进制计数器。 电路图如下 : 武汉理工大学《数字电子技术》课程设计说明书 6 24 进 制 计 数 器 译码显示电路 译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。 用与驱动 LED 七段数码管的译码器用的有 4511BP_5V。 4511BP_5V 是 BCD7 段译码器 /驱动器，输出高电平有效，专用于驱动 LED 七段共阴极显示数码管。 若将秒、分、时计数器的每位输出分别送到相应七 段译吗管的输入端，便可以进行不同数字的显示。 译码显示电路 武汉理工大学《数字电子技术》课程设计说明书 7 校时电路 校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。 J J5 分别是时校正、分校正开关。 不校正时开关 J5， J6 置于上边， J7 闭合，电路正常运行，当要校正时，断开 J7。 若要校正时，则拨动一次 J6，时增加一小时；若要校正分，则拨动一次 J5，分增加一分。 校正完成后，闭合 J7 时间继续 运行。 校正电路 武汉理工大学《数字电子技术》课程设计说明书 8 闹钟，整点报时电路 武汉理工大学《数字电子技术》课程设计说明书 9 5 器件选择 74LS161 74LS161 是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，： 74ls161 引脚图 管脚图介绍： 时钟 CP 和四个数据输入端 P0~P3 清零 /MR 使能 CEP， CET 置数 PE 数据输出端 Q0~Q3 以及进位输出 TC. (TC=Q0Q1Q2Q3CET) 武汉理工大学《数字电子技术》课程设计说明书 10 输 入 输 出 CR CP LD EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 Ф Ф Ф Ф Ф Ф Ф Ф 0 0 0 0 1 ↑ 0 Ф Ф d c b a d c b a 1 ↑ 1 0 Ф Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 Ф 0 Ф Ф Ф Ф Q3 Q2 Q1 Q0 1 ↑ 1 1 1 Ф Ф Ф Ф 状态码加 1 74LS161 功能表 从 74LS161 功能表功能表中可以知道，当清零端 CR=“0”，计数器输出 Q Q QQ0 立即为全 “0”，这个时候为异步复位功能。 当 CR=“1”且 LD=“0”时，在 CP 信号上升沿作用后， 74LS161 输出端 Q Q Q Q0 的状态分别与并行数据输入端 D3， D2， D1，D0 的状态一样，为同步置数功能。 而只有当 CR=LD=EP=ET=“1”、 CP 脉冲上升 沿作用后，计数器加 1。 74LS161 还有一个进位输出端 CO，其逻辑关系是 CO= Q0Q1Q2Q3CET。 合理应用计数器的清零功能和置数功能，一片 74LS161 可以组成 16 进制以下的任意进制分频器。 LM555CM 振荡器由 555 定时器构成。 在 555 定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选择元件参数使其发出标准秒信号。 555 定时器的功能主要由上、下两个比较器Ｃ Ｃ 2 的工作状况决定。 比较器的参考电压由分压器提供 ,在电源与地端之间加上ＶＣＣ电压 ,且控制端ＶＭ悬空 ,则上比较器Ｃ 1 的反 相端 “”加上的参考电压为 2/3ＶＣＣ ,下比较器Ｃ 2 的同相端 “+”加上的参考电压为 1/3ＶＣＣ。 若触发端 Ｓ的输入电压Ｖ 2≤1/3ＶＣＣ ,下比较器Ｃ 2 输出为 “1”电平 ,ＳＲ触发器的Ｓ输入端接受 “1”信号 ,可使触发器输武汉理工大学《数字电子技术》课程设计说明书 11 出端Ｑ为 “1”,从而使整个 555 电路输出为 “1”。 若阈值端Ｒ的输入电压Ｖ 6≥2/3ＶＣＣ ,上比较器Ｃ 1 输出为 “1”电平 ,ＳＲ触发器的Ｒ输入端接受 “1”信号 ,可使触发器输出端Ｑ为“0”,从而使整个 555 电路输出为 “0”。 控制电压端ＶＭ外加电压可改变两个比较器的参考电压 ,不用时 ,通常将它通过电容 ( )接地。 放电管Ｔ 1的输出端Ｑ ′为集电极开路输出 ,其集电极最大电流可达 50ｍＡ ,因此 ,具有较大的带灌电流负载能力。 若复位端 ＲＤ加低电平或接地 ,可使电路强制复位 ,不管 555 电路原处于什么状态 ,均可使它的输出Ｑ为 “0”电平。 只要在 555定时器电路外部配上两个电阻及两个电容元件 ,并将某些引脚相连 ,就可方便地构成多谐振荡器。 U 5 4L M 5 5 5 C MGND1DIS7OUT 3RST4VCC8THR6CON5TRI2 武汉理工大学《数字电。