微型计算机及其接口技术

微型计算机及其接口技术内容摘要：

采用 3 片 2732， 8KB RAM 需采用 4 片 6116。 2732 的容量为 4K 8 位， 有12 条地址线，片外译码的地址线为 8 条， 6116 的容量为 2K 8 位，有 11 条地址线，片 外译码的地址线为 9 条。 采用 74LS138 译码，每个输出端对应 4KB地址范围，对 6116， A11 还需进行二次译码。 (2)列出地址范围 EPROM1~EPROM3的 CE*分别接 74LS148,SRAM的 CE*同 Y3*， A11经或门后的输出相连 ，SRAM2 的 CE*同 Y3*， A11 经或门后的输出相连， SRAM3 的 CE*同 Y4*， A11 经或门后的输出相连， SRAM4 的 CE*同 Y3*， A11*经或门后的输出相连，则可画出如图所示的系统连接图。 9． 8086CPU 执行 MOV [2020H]， AX 指令，从取指到执行指令最少需要多少时间。 设时钟频率为 5MHz，该指令的机器码为 4 个字节，存放在 1000H:2020H 开始的代码段中 解： (1)该条指令的机器码为 4 个字节存放在 1000H:2020H 开始的 4 个单元中。 取指 令需两个总线周期，第一次取出 1000H： 20O0H 与 1000H： 2020H两个单元中 16位数据；第 二次取出 1000H： 2020H 与 1000H： 2020H 两个单元中的 16 位数据；接着为执行指令，将 AX中 16 位数传送到 DS： 2020H 与 DS： 2020H两个存储单元中。 因是奇地址字，需两个总线周 期才能完成。 这样，从取指到执行共需 4 个总线周期。 (2)在无等待周期的情况下，从取指到执行共需： 4 4 1/5MHz＝ s(一个总线周期 在无等待周期的情况下由 4 个时钟周期 T 组成 )。 1．解释题： (1)I/O接口： I／ O接口是把微处理器同外围设备 (外设 ) 连接起来实现数据传送的控制电路，又称为 „外设接口 ”。 各种 I／ O卡都是 I/O接口，如 “打印卡 ”、 “显卡 ”和 “声 ”等。 (2)I／ O端口： I/O接口同外设之间传送三种信息一数据信息、控制信息和状态信息，这三种信息实际上是 CPU通过接口同外设之间传送的信息，因此，在接口中必须有存放并传送这三种信息的 寄存器。 这些可以由 CPU用 IN和 OUT指令来读写的寄存器称为 “I/O端口 ”。 (3)周期挪用：周期挪用是指利用 CPU 不访问存储器的那些周期来实现 DMA 操作， DMAC可以使用总线而不用通 知 CPU，也不会妨碍 CPU的工作。 周期挪用并不减慢 CPU的操作，但可能需要复杂的时序电路，而且数据传送过程是不连续的和不规则的。 4)中断向量 ：所谓中断向量是指中断服务程序的入口地址。 入口地址由两部分组成，即中断服务程序第一条指令第一个字节的 “段基值 ”和 “偏移量 ” ，是两个 16 位的逻辑地址，所以将入口地址称为 “向量 ”。 (5)正常 EOI 方式： 这是 8259A三种中断结束方式中的一种，属于 EOI 命令方式： EOI 命令方式是指当中断服 务程序结束之前向 8259A发出 EOI 命令，将正在执行的中断服务寄存器 ISR 中的对应位清零；正常 EOI 方式采用普通 EOI 命令将 ISR 中所有已置位的位中优先级最高的位清零。 它适用于完全嵌套方式的中断结束。 (6)自动 EOI 方式 ： 8259A的三种中断结束方式中的一种。 这种 EOI 方式在第 2 个 INTA*响应信号的后沿 (上升沿 )时，由 8259A自动清除 ISR 中己置位的中断优先级最高的位，不必在中断服务程序结束前由 CPU向 8259A发出 EOI 命令。 (7)持殊 EOI 方式 ：这也是 8259A的三种中断结束方式中的 —种， 也属于 EOI 命令方式。 持殊 EOI 方 式是采用持殊 EOI 命令在中断服务程序结束前向 8259A发出结束命令，用来清除正在服务 的中断服务寄存器中的相应位 (此时正在服务的中断优先级不一定是已置位中的最高位 )、 特殊 EOI 命令中带有用于指定 ISR 中相应位清零的三位编码信息。 特殊 EOI 命令可以作为任何优先级管理方式的中断结束命令。 (8)溢出中断： 8086 内部中断中的一种；当程序中遇到 INTO 指令，而且当前的溢出标志OF=1 时， 产生的中断为溢出中断。 产生溢出中断时， INTO 指令和 OF=1 两个条件必须同时满足。 2．请说明外设接口同外设之间的三种信息 ——数据信息、控制信息和状态信息的作用 及传送过程。 解：数据信息是 CPU同外设进行输入输出的主要信息， CPU用 OUT 指令通过 „“数据 总线 ”由接口中的 “数据端口 ”向外设输出 “数据信息 ”，用 IN 指令通过 “数据总线 ”读 入从外设经接口中的 “数据端口 ”送来的 “数据信息 ”。 控制信息是 CPU用 OUT 指令通过 “数据总线 ”经接口中的 „„控制端口 ‟‟向外设输出的信息，用来控制外设的启动与停止，选择接口的工作方式以及把数据信息打入外设数据缓 冲器的选通信号。 状态信息是 CPU 用 IN 指令通过 “数据总线 ”读入的从外设经接口中的 “状态端口 ” 输入的信息，该信息反映外设当前所处的工作状态，用来实现 CPU与外设之间信息传输 的 “同步 ”。 数据信息、控制信息和状态信息都是由 CPU的数据总线来传送的。 3．简述查询式数据传送的工作过程。 解：查询式数据传送又称 “异步传送方式 ”或 “条件传送方式 ”，其工作过程如下： 在实现数据传送前必须首先读取外设的当前状态，检查外设是否已经准备好进行数据传 送，如果外设尚未准备就绪 (通常由状态信息 BUSY(忙 )有效或 READY(就绪 )无效表示 )， 则 CPU继 续查询外设状态；如果外设已准备就绪 (通常由状态信息 BUSY无效或 READY有效表示，则 CPU可通过数据端口进行输入或输出操作，以实现同外设的数据传送 式的工作过程 解：采用中断方式传送数据，在硬件方面，在外设与 CPU之间必须有一个具有中断控 制逻辑的接口电路，用来实现数据传送的控制，也可以是一般的接口电路 (无中断控制逻 辑 )加上一个专用的中断控制器 (例如 8259A可编程中断控制器 )，在软件方面，必须编制 一段 “中断服务程序 ”，以完成 CPU与外设之间的数据传送。 在中断传送方式中，通常在一 个主程序中安排好在某一时刻启动某一外设后， CPU继 续执行主程序。 此时．外设同时进行数据传送的准备工作。 当外设完成数据传送的准备时， 通过中断控制逻辑向 CPU 发出中断请求，在 CPU 可以响应中断的条件下 (IF=1，在完成当前指今后 )，现行主程序被 “中断 ”，通过中断控制逻辑提供的 “中断 类型码 ”，从 “中断向量表 ”中读入 “中断向量 ”转去执行 “中断服务程序 ”，在中断服务程 序中完成 —次 CPU与外设之间的数据传送，传送完成后仍返回被中断的主程序，从断点处 继续执行，并等待外设的下一次中断请求。 5．简述 DMA 控制器 的特点及功能 解： DMA控制器是内存储器同外设之间进行高速数据传送时的硬件控制电路，是一种 实现直接数据传送的专用处理器，它必须能取代在程序控制传送中由 CPU和软件所完成的 各项功能；它的主要功能是： (1)MAC同外设之间有一对联络信号线 ——外设的 DMA请求信号 DREQ以及 DMAC向外设发出的 DMA响应信号 DACK； (2)DMAC 在接收到 DREQ 后，同 CPU之间也有一对联络信号线 ——DMAC 向 CPU 发出总线请求信号 (HOLD 或 BUSRQ)， CPU在当前总线周期结束后向 DMAC 发出总线响 应信号(HLDA或 BUSAK， DMAC 接管对总线的控制权，进入 DMA操作方式。 (3)能发出地址信息，对存储器寻址，并修改地址指针， DMAC 内部必须有能自动加 1 或减1 的地址寄存器。 (4)能决定传送的字节数，并能判断 DMA传送是否结束。 DMA内部必须有能自动减 1 的字计数寄存器，计数结束产生终止计数信号； (5)能发出 DMA结束信号，释放总线，使 CPU 恢复总线控制权； (6)能发出读、写控制信号，包括存储器访问信号和 I／ O 访问信号。 DMAC 内部必须 有时序和读写控制逻辑。 6．图习 4l 为一 LED 接口电路，写出使 8 个 LED 管自上至下依次发亮 2 秒的程序， 并说明该接口属于何种输入输出控制方式 ?为什么 ? 解：控制程序为： MOV AL， 7FH LOP： 0UT 10H,AL ；调用延时 2 秒子程序 ROR AL， 1 JMP LOP 该接口属无条件传送方式， CPU同 LED 之间无联络信号， LED 总是已准备好可以接收来自CPU的信息。 7．简要说明 8086 中断的特点。 解： 8086 的中断系统是一个简单而灵活的中断系统，每个中断都有一个中断类型码供 CPU进行识别，并据此从中 断向量表中查取中断向量，转向对应的中断服务程序。 8086 最 多能处理 256 种不同的中断类型。 8086 的中断可以由 CPU外的硬设备驱动 ——硬件中断 (外部中断 )，也可由软件中断 指令启动，或内 CPU自身启动 (在执行指令过程中发生异常现象 )——软件中断 (内部中 断 )。 9．简要说明 8259A 中断控制器中 IRR、 ISR和 IMR 三个寄存器的功能。 解：中断请求寄存器 IRR 用来存放从外设来的中断请求信号 IR0~IR7。 中断服务寄存器 ISR 用来记忆正在处理的中断级别； 中断屏蔽寄存器 IMR 用来存放 CPU送来的屏蔽信 号， IMR 中的某一位或某几位为 “1”时，对应的中断请求被屏蔽。 10．教材中图 的查询方式数据采集系统中，若 ADC 的 READY 信号出 02H端口 D7 输出到 CPU数据总线，由 04H端口输出 D5 信息控制 ADC 的启动 (“1”为启动 )，程序应 作哪些改变。 解：只需改动两处： (1)第 4 条指令 AND AL， 0EFH改为 AND AL， ODFH． (2)第 10 条指令 SHR AL， 1 改为 SHL AL， 1。 第 5 章 并行接口 1．解释题 (1)片选 解：片选信号以 CE*(或 CE)表示，只有当该信号 有效时才能使接口芯片进入电路工作状态，以实现数据的输入输出。 片选端通常同 1／ O 地址译码器的输出端相连。 因此，片选是由指定的 I/O 地址选中接口芯片以使其进入电路工作状态的过程。 (2)可编程 解：通过编制相应的程序段，用软件来选择 I／ O 接口芯片按不同的工作方式完成不同的接口任务；也可在工作过程中用软件对 I／ O 接口芯片进行实时、动态操作，改变工作方式，发送操作命令、读取接口芯片的内部状态等 (3)联络信号 解：并行接口通常要为每个数据端口提供两条控制线，一条是接口送往外设的控制线， 另一条是外设送给接口的 状态线，这一对信号线的有序配合，使 CPU通过接口能实现同外 设之间正确的数据传送。 这一对保证数据同步传输的信号线称为 “联络信号 ”或 “握手信 号 ”。 (4)INTE 解： 8255A用于中断传送时的中断允许信号，是一个无外部引出端的位于 8255A内部 的中断允许触发器的状态位。 通过软件对 8255A中 PCi 的位操作来设定 INTE 是 “0”还是 “1”，以确定相应数据口能否用于中断传输， INTE=“1”，允许中断， INTE＝ “0”，禁止中断。 (5)OBF* 解：输出缓冲器满， 8255A 工作于方式 1 输出时发出的 数据选通信号。 OBF*＝ “0”(有效电平 )时，表示 CPU已将数据送到 8255A的 PA 口或 PB口，并被锁存在相应端口上。 当外 设向 8255A返回响应信号 ACK*时， OBF*被置为 “1”(无效 )。 (6)IBF 解：输入缓冲器满， 8255A 工作于方式 1 输入时由 8255A给外设的回答信号，表示外设输入的数据已写入输入缓冲器，通知外设暂不送新数。 IBF 内外设给 8255A的选通信号 STB*变低后置为 “1”(有效 )，由 CPU的读信号 RD*清为 “0”7)STB* 解：选通信号。 8255A工作于方式 1 输入时， 外设给 8255A的选通信号。 STB*有效时，把输入数据锁存入相应的数据口 (PA口或 PB 口 )。 (8)ACK* 解：应答信号。 8255A工作于方式 1 输出时，外设给 8255A的响应信号。 ACK*有效时， 表示外设已从 8255A的相应端口接收到 CPU输出的数据。 2．扼要说明简单的 I／ O 接口芯片与可编程接口芯片的异同处 ?解：相同处：简单的 I/O 接口芯片与可编程接口芯片都能实现 CPU与外设之间进行数 据传送的控制，都具有暂存信息的数据缓冲器或锁存器。 不同处：简单的 I／ O 接口芯片的接口功能比较单一，接口 芯片在同 CPU与外设的硬件 连接固定后，接口电路的工作方式以及接口功能就固定了，无法用软件来改变。 而可编程接 口芯片是多功能接口芯片，具有多种工作方式，用户可通过编制相应的程序段，使一块通用 的I／ O 接口。