eda技术实验报告完整版

eda技术实验报告完整版内容摘要：

号 LED7S 的 7位分别接 共阴 7 段 数码管的 7 个段 ，高位在左，低位在右。 例如当 LED7S 输出为“ 1101101”时，数码管的 7个段： g、 f、 e、 d、 c、 b、 a 分别接 0、 0、 1；接有高电平的段发亮，于是数码管显示“ 5”。 注意，这里没有考虑表示小数点的发光管，如果要考虑，需要增加段 h， 此时实体说明中的 LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)应改为 „ (7 DOWNTO 0)。 3．主要仪器设备（实验用的软硬件环境） 实验的硬件环境是： 微机一台 GW48 EDA 实验开发系统 一套 电源线一根 十芯 JTAG 口线一根 USB 下载线一根 USB 下载器一个 实验的软件环境是： Quartus II 软件 4．操作方法与实验步骤 利用 QuartusII 完成 7 段数码显示译码器 的文本编辑输入（ ）和仿真测试等步骤，最后在实验系统上进行硬件测试，实际验证本项实验的功能。 5．实验内容及实验数据记录 1） 用 VHDL 设计 7 段数码管显示译码电路，并在 VHDL 描述的测试平台下对译码器进行功能仿真，给出仿真的波形。 2） 数码管显示电路设计 利用以上设计的译码器模块，设计一个可以在 8 个数码管上同时显示字符的电路。 快速轮流点亮 8个数码管，这样就可以实现同时显示 8个字符的效果（尽管实际上同一时间只有一个数码管被点亮）。 要实现以上功能，就必须按照一定时钟节拍，轮流使译码器输出所需要字符的编码；同时控制数码管的公共电极电平，轮流点亮数码管（可以使用上个实验设计的计数器，加实验板上的 74ls138 来实现）。 3） 用 QuartusII 对 2）中的设计 进行编译、综合、仿真，给出其所有信号的仿真波形和时序分析数据。 4） 通过 QuartusII 集成环境，将设计下载到实验电路上进行硬件测试。 管脚锁定： *clk: clk1 43 clk1 D(3): PIO30 30 SW1 D(2): PIO24 35 SW2 D(1): PIO25 36 SW3 D(0): PIO26 37 SW4 A(6): PIO6 11 SEG g LED1 A(5): PIO5 10 SEG f A(4): PIO4 9 SEG e A(3): PIO3 8 SEG d A(2): PIO2 7 SEG c A(1): PIO1 6 SEG b A(0): PIO0 5 SEG a *S(2): 80 *S(1): 79 *S(0): 78 6．实验数据处理与分析 实验结果： VHDL描述： 7 段数码管显示译码电路 VHDL 描述： library ieee。 use。 entity decl7s is port(a:in std_logic_vector(3 downto 0)。 led7s:out std_logic_vector(6 downto 0))。 end。 architecture one of decl7s is begin process(a) begin case a is when0000=led7s=0111111。 when0001=led7s=0000110。 when0010=led7s=1011011。 when0011=led7s=1001111。 when0100=led7s=1100110。 when0101=led7s=1101101。 when0110=led7s=1111101。 when0111=led7s=0000111。 when1000=led7s=1111111。 when1001=led7s=1101111。 when1010=led7s=1110111。 when1011=led7s=1111100。 when1100=led7s=0111001。 when1101=led7s=1011110。 when1110=led7s=1111001。 when1111=led7s=1110001。 when others=null。 end case。 end process。 end。 仿真波形： 数码管显示电路 VHDL 描述： LIBRARY IEEE。 USE。 use。 entity SCAN_LED is port(CLK:in std_logic。 S:OUT STD_LOGIC_VECTOR(2 DOWNTO 0)。 D:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 A:OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。 end SCAN_LED。 architecture ONE of SCAN_LED is SIGNAL C:STD_LOGIC_VECTOR(2 DOWNTO 0)。 BEGIN P1:PROCESS(CLK) BEGIN IF CLK39。 EVENT AND CLK=39。 139。 THEN IF C111THEN C=C+1。 ELSE C=000。 END IF。 END IF。 S=C。 END PROCESS P1。 P2:PROCESS(D) BEGIN CASE D IS WHEN 0000= A=0111111。 WHEN 0001= A=0000110。 WHEN 0010= A=1011011。 WHEN 0011= A=1001111。 WHEN 0100= A=1100110。 WHEN 0101= A=1101101。 WHEN 0110= A=1111101。 WHEN 0111= A=0000111。 WHEN 1000= A=1111111。 WHEN 1001= A=1101111。 WHEN 1010= A=1110111。 WHEN 1011= A=1111100。 WHEN 1100= A=0111001。 WHEN 1101= A=1011110。 WHEN 1110= A=1111001。 WHEN 1111= A=1110001。 WHEN OTHERS= NULL。 END CASE。 END PROCESS P2。 END。 仿真波形： 硬件测试结果 及分析： CLK 频率不同，轮流点亮 8 个数码管的速率也不同，当 CLK 频率足够大时，可实现 同时显示 8个字符的效果。 福建农林大学 金山 学院信息工程类实验报告 系： 信息与机电工程系 专业： 电子信息工程 年级： 2020 级 姓名： 邱彬彬 学号： 100202079 实验课程： EDA 技术 实验室号： __田。