数字电子技术实验指导教程内容摘要:
38 实现数据分配器 ( 1) 将 74LS138 按图 1 所示电路接线。 A2 A1 A0 作 为选择通道用的地址信号输入, BG2 接低电平, G1 接高电平, AG2 接数据线 D 作为数据输入。 74LS138 0Y12Y 3 4Y56Y7G 1 A2BG2A 2A1A0数 据 输 入D地 址输 入+ 5 VUC CG N D 图 1 数据分配器 ( 2) 数据线 D 上为信号源提供的连续矩形脉冲,按照表 1 送入不同的地址信号,在输出端用示波器观察并将结果填入表 1。 表 1 数据分配器功能表 输 入 输 出 G1 AG2 BG2 A2 A1 A0 7Y 6Y 5Y 4Y 3Y 2Y 1Y 0Y 1 D 0 0 0 0 1 D 0 0 0 1 1 D 0 0 1 0 1 D 0 0 1 1 1 D 0 1 0 0 1 D 0 1 0 1 1 D 0 1 1 0 1 D 0 1 1 1 ( 3) 根据测试结果讨论数据分配器的工作原理。 2. 数据选择器功能测试 11 ( 1) 将 74HC151 按图 2 所示电路接线。 A2 A1 A0 作为选择通道用的地址信号输入,用来 实现对八个数据源 D0~ D7 的选择, ST 接低电平, Y 为同相输出端, Y 为 反相输出端。 STD2D1D0D7D6D5D4D3Y7 4 H C 1 5 1A2A1A0地 址输 入连 续 脉 冲 输 入YG N DUC C+ 5 V 图 2 数据选择器功能测试 ( 2) 在 D0~ D7 任选四个端子分别接 1KHz、 10KHz、 50KHz、 100KHz 等四个不同频 率的连续脉冲信号,用示波器观察在不同的地址信号下输出端的波形。 ( 3) 换另外四个端子接脉冲信号重新观察。 ( 4)根据观察结果 绘 出 74HC151 的功能表。 3. 用数据选择器实现组合逻辑功能 ( 1) 数据选择器也可以用来实现组合逻辑函数, 利用 74HC151 组成实验三中的 三变量多数表决电路。 ( 2) 三变量多数表决电路的逻辑表达式为: 7653 mmmmA B CCABCBABCAF 因此 将 74HC151 按图 3 所示电路接线。 STD2D1D0D7D6D5D4D3Y7 4 H C 1 5 1A2A1A0G N DUC C+ 5 VABCDR+ 5 V 图 3 74HC151 实现三变量多 数表决电路 ( 3) 按照三变量多数表决电路真值表输入 A、 B、 C 表决信号,验证该电路的组合逻辑功能,二极管发光表示 F 为高电平,表决通过。 ( 4)根据测试结果讨论数据选择器实现组合逻辑功能的原理。 四、实验报告 1. 整理实验 内容和实验 数据 ,按实验要求对结果进行讨论、总结。 2. 对数据分配器和数据选择器的特点进行总结。 五、思考题 1. 用 74LS138 实现数据分配器和其正常的译码工作有何不同。 2. 74HC151 与 74LS138 实现组合逻辑功能各有什么特点。 12 实验 五 触发器 一、实验目的 1.熟悉 D 触发器和 JK 触发器的功能。 2. 学会正确使用触发器集成电路。 3. 了解触发器逻辑功能的转换。 二、实验设备和器件 1.直流稳压电源、 信号源、示波器、 万用表、面包板 2. 74LS74 双上升沿 D 触发器 74LS112 双下降沿 JK 触发器 74LS86 四 2 输入异或门 3. 1kΩ电阻、发光二极管 三、实验内容 1. D 触发器功能测试 ( 1) 74LS74 内部有两个独立的上升沿 D 触发器,引脚排列如图 1( a)所示, DS 是直接置位端, DR 是直接清零端。 任取其中的一个 D 触发器按照图 1( b)接线。 1 41 31 21 11 0981234567G N DUC C2 D1 C P1 Q1 D2 Q2 C PDR1 DR2DSDSQ Q7 4 L S 7 4DC P DR1DS1 Q11 C P1 D1 QDS DRD1D2R1R2( a ) 引 脚 排 列 ( b ) 实 验 电 路 图 1 D 触发器功能测试 ( 2) 分别在 DS 、 DR 端加低电平, 改变 CP 和 D 状态, 观察输出端变化并 记录 到表 1。 表 1 D 触发器功能测试表 DS DR CP D 1nQ 0nQ 1nQ 0 1 1 0 1 1 ↑ 0 1 1 ↓ 0 1 1 ↑ 1 1 1 ↓ 1 1 1 0 1 1 1 13 ( 3) DS = DR =1, D=0, CP 接点动脉冲, 观察并记录在 CP 边沿时 输出端 状态。 令 D=1,重复本步骤。 将结果填入表 1。 ( 4) DS = DR =1, CP 分别接低电平和高电平,改变 D 状态,观察输出端变化 并填入表 1。 ( 5) DS = DR =1, CP 接连续脉冲, D 与 Q 相接,用示波器观察 输出端 Q 和 CP 波形关系 ,画出波形图。 2. JK 触发器功能测试 ( 1) 74LS112 内部有两个独立的下降沿 JK 触发器,引脚排列如图 2( a)所示, DS 是直接置位端, DR 是直接清零端。 任取其中的一个 JK 触发器按照图 2( b)接线。 1 61 51 41 31 21 11 01234567G N DUC C74LS1121 C P1 Q2 Q2 C PQ21 J1 K2 J2 K8 9DR2DSDR1DS( a ) 引 脚 排 列 ( b ) 实 验 电 路7 4 L S 1 1 2C P DR1DS1 Q11 C P1 QDSDR D 1D 2R 1R 21 J1 KJK 图 2 JK 触发器功能测试 ( 2) 按照表 2 输入 DS 、 DR 、 J、 K、 CP 等数据,观察输出端状态变化并记录到表 2。 表 2 JK 触发器功能测试表 DS DR J K CP 1nQ 0nQ 1nQ 0 1 1 0 1 1 0 0 ↓ 1 1 0 1 ↓ 1 1 1 0 ↓ 1 1 1 1 ↓ ( 3) J=K=1, CP 接连续脉冲,用示波器观察 输出端 Q 和 CP 波形关系,画出波形图。 3. D 触发器转换成 T 触发器 ( 1) 比较 D 触发器和 T 触发器的特性方程,有 QTQTQTD ,所以按照图 3 所示可以将 D 触发器转换成 T 触发器。 14 7 4 L S 7 4TQ11 Q D 1D2R1R2= 1C P DR1DS11 C P1 DDSDR7 4 L S 8 6 图 3。数字电子技术实验指导教程
相关推荐
Q3 Q2 Q1 输 出 Z1 Z2 Z3 Z4 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 1
吹敞狸 ( 4 分) 实现两个二位二进制相加的加法器,所需 ROM 的容量至少为 48 ,该 ROM 有 4 条地址线, 3 条数据线。 数字电子技术期末考试试卷 重 庆 大 学 试 卷 第 6 页 共 9 页密 封 线 重 庆 大 学 试 卷 第 18 页 共 21 页 09 级 2020年数字电子技术考试试卷开课 学院:通信工程学院一、填空题:(每空 1分,共
ction...钮 ,弹出 Factor Analysis:Extraction 对话框,系统提供如下因子提取方法: 我们此问选用 Principal ponents 方法 ,之后点击 Continue 钮返回 Factor Analysis 对话框 . 点击 Rotation...钮 ,弹出 Factor Analysis:Rotation对话框 ,系统有 5种因子旋转 方法 6
反相器。 ( ) 寄存器是组合逻辑器件。 ( ) 寄存器要存放 n 位二进制数码时,需要 n2 个触发器。 ( ) 3位二进制计数器可以构成模值为 123 的计数 器。 ( ) 十进制计数器最高位输出的周期是输入 CP 脉冲周期的 10 倍。 ( ) JK触发器在 CP 作用下,若 J=K=1,其状态保持不变。 ( ) 要对 16 个输入信号进行编码,至少需要 4 位二进制码。 ( )
内有 0也有 1,则 Di应为 1格对应的输入变量的积之和(此积之和式中只能含余下变量 D)。 由此得 Di为 D0=0 D1=1 D2=1 D3=0 D4=1 D5=1 D6=0 D7=1 其逻辑图如图 6 所示。 五、用一片四位二进制加法器 T693(逻辑符号如下图所示)实现余三 BCD 码至8421BCD 码的 转换。 (需列出真值表,画出电路连接图)( 8 分) 解
................... 169 10. 服务与培训 .................................................................................................. 171 培训方式 .........................................................