数字电子技术模拟试卷及答案内容摘要:
反相器。 ( ) 寄存器是组合逻辑器件。 ( ) 寄存器要存放 n 位二进制数码时,需要 n2 个触发器。 ( ) 3位二进制计数器可以构成模值为 123 的计数 器。 ( ) 十进制计数器最高位输出的周期是输入 CP 脉冲周期的 10 倍。 ( ) JK触发器在 CP 作用下,若 J=K=1,其状态保持不变。 ( ) 要对 16 个输入信号进行编码,至少需要 4 位二进制码。 ( ) 组合逻辑电路 t 时刻状态和 t1时刻该电路的状态有关。 ( ) 一个容量为 256 4 位的 RAM 有 4 条数据线。 ( ) 四 、 化简逻辑函数( 15 分) 1. 用代数 法化简 2. 用卡诺图化简,写出与或式 F( A、 B、 C、 D) = Σ m( 0, 1, 4, 7, 8, 19, 13) +Σφ( 2, 5, 8, 12, 15) 五、 用译码器实现函数 ( , , )Y A B C A B C A B C A B C 。 ( 15 分) 六、分析下图所示的同步时序电路。 要求:写出驱动方程;列出状态转换真值表;画出状态转换图及工作波形图。 并描述电路的功能。 ( 20 分) F=A C+AB C+BC +ABC。数字电子技术模拟试卷及答案
相关推荐
38 实现数据分配器 ( 1) 将 74LS138 按图 1 所示电路接线。 A2 A1 A0 作 为选择通道用的地址信号输入, BG2 接低电平, G1 接高电平, AG2 接数据线 D 作为数据输入。 74LS138 0Y12Y 3 4Y56Y7G 1 A2BG2A 2A1A0数 据 输 入D地 址输 入+ 5 VUC CG N D 图 1 数据分配器 ( 2) 数据线 D
Q3 Q2 Q1 输 出 Z1 Z2 Z3 Z4 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 1
吹敞狸 ( 4 分) 实现两个二位二进制相加的加法器,所需 ROM 的容量至少为 48 ,该 ROM 有 4 条地址线, 3 条数据线。 数字电子技术期末考试试卷 重 庆 大 学 试 卷 第 6 页 共 9 页密 封 线 重 庆 大 学 试 卷 第 18 页 共 21 页 09 级 2020年数字电子技术考试试卷开课 学院:通信工程学院一、填空题:(每空 1分,共
内有 0也有 1,则 Di应为 1格对应的输入变量的积之和(此积之和式中只能含余下变量 D)。 由此得 Di为 D0=0 D1=1 D2=1 D3=0 D4=1 D5=1 D6=0 D7=1 其逻辑图如图 6 所示。 五、用一片四位二进制加法器 T693(逻辑符号如下图所示)实现余三 BCD 码至8421BCD 码的 转换。 (需列出真值表,画出电路连接图)( 8 分) 解
................... 169 10. 服务与培训 .................................................................................................. 171 培训方式 .........................................................
ys0809 的博客 分计数器:分钟计数器 也是一个六十进制计数器,跟秒钟计数器一样。 时计数器: 可 由两个十进制计数器串接并通过反馈接 成 二十四制计数器。 本电路采 用 两片 同步十进制计数器 74LS160 芯片接成 , 如图 7。 4) 译码器 译码器由六片 CD4511(或 74LS48)组成, CD4511 驱动器是与 8421BCD 编码计数器配合用的 7 段译码驱动器。