毕业设计论文-自动涂胶机的设计完整图纸

毕业设计论文-自动涂胶机的设计完整图纸内容摘要：

16 第 四 章 硬件及接口 电路 的设计 一 、 概述 本次设计的自动涂胶机采用 MCS51 的典型产品 8031 进行控制，因为其体积小、功能强和价格低廉的优点，广泛地应用于自动化领域。 由于 8031 是没有 ROM 的单片机，数据存储器也只有 128K 字节，因此它必须外接 EPROM 程序存储器，才能构成最小系统。 8031 的外部程序存储器主要存放处理程序，也能存放处理程序所必需的常数。 基本的扩展包括：扩展片外程序存储器 /扩展片外数据存储 器 /扩展并行 I/O接口。 采用 74LS373 锁存器 、 74LS138 译码器的输出作为片选信号。 本系统扩展了一片 8255 可编程接口芯片和一片 8279 芯片。 二 、 主要芯片 的说明及接口简图 8031 引角说明 ： 8031 是无 ROM 型的单片机，它必须外接 EPROM 程序存储器。 8031 的外部存储器主要存放处理程序，也能存放处理程序所需的常数。 8031 最多可外扩 64K 程序存储器， 64K 程序存储器中有 5 个单元具有特殊用途，分别对应 5 种中断源的中断服务入口地址。 8031 有一个可编程的、全双工的串行接口。 串行口可以通过指令设 置成四种不同的工作方式的一种，但主要 （ 1）、电源引脚 VCC：正常运行和掉电工作时的电源电压。 VSS：电源接地端。 （ 2）、 I/O 总线 P0 口： P0 口是一个 8 位双向 I/O 口，每位能驱动 8 个 LS 型 TTLFU 载。 P0 角在写入 1 后浮空，这时可用作高阻输入。 P0 口也是访问外部程序和数据存贮器的多路低位地址和数据总线。 这时它在输出 1时具有强的内部提升。 P1 口： P1 口是一个具有内部提升的 8 位双向 I/O 口。 P1 脚在写入 1 后由内部提升置为高电平，这时它可用作输入。 作为输入，从外部拉为低电平的 P1 脚将放出电流，因为它有内部提升电阻。 P2 口： P2 口是一个具有内部提升的 8 位双向 I/O 口。 P2 脚在写入 1 后由内部提升电阻置为高电平，这时它可用作输入。 作为输入，从外部拉为低电平的 P2 脚将放出电流，因为它有内部提升电阻。 17 在从外部程序存贮器取指和使用 16 位地址（ MOVX @DPTR）访问外部数据存贮器是 P2口输出高位地址。 这时在输出 1时它使用强的内部提升。 在使用 8 位地址 （ MOVX @Ri）访问外部数据存贮器时 P2 口输出特殊功能寄存器 P2 的内容。 P3 口： P3 口是一个具有内部提升的 8 位双向 I/O 口。 P3 脚在写入 1 后由内部提升电阻置为高电平，这时它可用作输入。 作为输入，从外部拉为低电平的 P3 脚将放出电流，因为它有内部提升电阻。 （ 3）、控制总线 RST/VPD：复位输入信号。 振荡器运行时该脚为高两个机器周期将复位本器件。 内部有一个扩散电阻接 VSS，允许只使用一个接到 VCC 的外部电容实现上电复位。 ALE：访问外部存贮器时用于锁存低位字节地址的地址锁存允许脉冲。 在一般情况下 ， ALE 输入为振荡器频率的 1/6，可用作外部定时或时钟。 然而必须注意在每次访问外部数据存贮器时少一个 ALE 脉冲。 PSEN：外部程序存储器控制信号，是外部程序存贮器的读选通。 EA/VPP：访问内部程序存储控制信号。 EA 必须接地从允许从外部程序存贮器 0000到 FFFFH 取指。 如 EA 接 VCC，则除非程序计数器地址大于 0FFFH，器件总是从内部程序存贮器取指。 （ 4）、时钟 XTAL1：内部振荡器外接晶体引脚 1。 XTAL2：内部振荡器外接晶体引脚 2。 C230PF 2C1晶体XYAL2VccXTAL1MCS 51振荡器的定时元件连接图 18 外部时钟VssXTAL1MC S5 1XTAL2HMO S器 件外部时钟连接图 MCS51 单片机为 40 脚双列直线式结构，其引脚排列如下： VccEA/VPPALE/PROGPSENXTAL2XTAL1VssRST/VPD /RXD /TXD803180518751MCS5 1单 片机的引脚图 程序存储器的扩展 在 MCS51 单片机应用系统中，程序存储器的扩展，对于 ROM 的单片机是不可缺少的工作。 片外程序存储器与数据存储器的操作使用不同指令和控制信号，故允许二者的地址重复，片外可扩展的数据存储器与程序存储器分别为 64K 字节。 由于片外程序存储器与片内程序存储器采用相同的操作指令，所以片内、片外程序 存储器的选择靠硬件结构实现。 当 EA=0 时，不论片内有无程序存储器，片外存储器的地址可从 0000H 开始设置（最大可到 FFFFH， 64K 字节，由外扩芯片容量决定）；但当 EA=1时，前 4K 字节地址 0000H0FFFH 为片内程序存储器所有，片外扩展的程序存储器的地址只能从 1000H 开始设置（最大可到 FFFFH， 60K 字节，由外扩芯片容量决定）。 19 （ 1） 程序存储器有单独的地址编号（ 0000HFFFFH），使用单独的控制信号（ PSEN 控制）和指令（ MOVC 查表指令）。 （ 2） 程序存储器与数据存储器共用地址总线与数据总线。 （ 3） 采用 线选法而不用地址片选译码。 I/O 口的扩展 “接口”是微处理器 CPU 与外界的连接部件（电路），是 CPU 与外界进行信息交换的中转站。 “接口技术”是研究 CPU 如何与外部世界进行最佳耦合与匹配，以实现双方高效，可靠地交换信息的一门技术，它是软硬件结合的体现，是微型计算机应用的关键。 按 CPU 与外界交换信息的要求，一般来讲，接口部件应具有如下功能特点： （ 1）、数据缓冲功能 接口中一般都设置数据寄存器或锁存器，以解决高速 CPU 和低速外设之间的矛盾，避免丢失数据。 另外，这些锁存器常常有驱动作用。 （ 2）、设备选 择功能 微机系统中通常都有多台外设，而 CPU 在同一时间里只能与一台外设交换信息，这就要借助接口的地址译码器对外设进行寻址。 高位地址用于芯片选择，低位地址用于选择接口芯片内部寄存器或锁存器，以选定需要与 CPU 交换信息的外设。 （ 3）、信号转换功能 由于外设所能提供和所需要的各种信号常常与微机总线信号不兼容，因此信号变换就不可避免，它是接口设计中的一个重要方面。 通常遇到的信号变换包括：信号电平转换、模 /数和数 /模转换、串 /并和并 /串转换、数据宽度变换及信号的逻辑关系和时序上的配合所要求的变换等。 （ 4）、接受、 解释并执行 CPU 命令的功能 CPU 发往外设的各种命令都是以代码的形式先发到接口电路，再有接口电路解释后，形成一系列控制信号送往外设的。 为了实现 CPU 与外设之间的联络，接口电路还必须提供寄存器的“空”或“满”，外设的“忙”或“闲”等状态信号。 （ 5）、中断管理功能 当外设需要及时得到 CPU 的服务，例如，在出现故障而要求 CU 进行刻不容缓的处理时，就应在接口中设置中断控制逻辑，由它完成向 CPU 提出中断请求，进行中断优先级排队，接收中断响应信号以及向 CPU 提供中断向量等有关中断事物工作。 这样，除了能使 CPU 实时处理 紧急情况外，还能使快速 CPU 与慢速外设并行工作，从而大大提高 CU 的效率。 （ 6）、可编程功能 为使接口具有较强的通用性、灵活性和可扩充性，现在的接口芯片多数都是可编 20 程的，这样在不改变硬件的条件下，只改变驱动程序就可改变接口的工作方式和功能，以适应不同的用途。 需要说明的是：上述功能并非每个接口芯片都同时具备，对不同配置和不同用途的微机系统，其接口芯片的功能及实现方式有所不同，接口电路的复杂程度相差甚远。 MCS/51 共有四个八位并行口，即 P0— P3。 对于 8031 来说，由于无片内 ROM，必须在外部扩展 ROM。 这时，需要使用 P0、 P2 口作为地址总线输出口及数据总线口使用。 因此，对于 8031，只有 P1 口及 P3 口的一部分可提供给用户作为 I/O 口使用，这对于系统是不够的，需要进行 I/O 口扩展。 可编程 I/O 口的扩展 可编程 I/O 接口芯片电路复杂，功能较多，可满足各种应用要求。 INTEL8155/8255CPU 是为 8031CPU 设计的通用 I/O 接口。 8255A 的外部引线与内部结构 （如图） PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7VCCPB7PB6PB5PB4PB3PA3PA2PA1PA0RDCSGNDA1A0PC7PC6PC5PC4PC0PC1PC2PC3PB0PB1PB2825582 55 的引脚配置图 8255A 是一个单 +5V 电源供电， 40 个引脚的双列 直插式组件其外部引线如图所示：作为接口电路的 8055A 具有面向主机系统总线和面向外设两个方面的连接能力。 它的引脚正是为了满足这种连接要求而设置的。 21 数据总线缓冲器读/写控制逻辑B组控制B组端口B（8）B组端口C下半部（4）A组端口C上半部（4）A组端口A（8）A组控制DBRDWRA0A1RESETCSCPU接口 内部逻辑 外设接口I/OPA7~PA0I/OPC7~PC4I/OPC3~PC0I/OPB7~PB08255A的内部结构框图 （ 1） 面向系统总线的信号线有： D0— D7：双向数据总线。 CPU 通过它向 8255A 发送命令、数据； 8255A 通过它向CPU 回送状态、数据。 CS：选片信号线，该信号低电平有效，有系统地址总线经 I/O 地址译码器产生。 CPU通过发高位地址信号使它变成低电平时，才能对 8255A 进行读写操作。 当 CS 为高电平 时，切断 CPU 与芯片的联系。 A1， A0：芯片内部端口地址信号线，与系统地址总线低位相连。 该信号用来寻址 8255A内部寄存器。 两位地址，可形成片内四个端口地址。 RD：读信号线，该信号低电平有效。 CPU 通过执行 IN 指令，发读信号将数据或状态信号从 8255A 读至 CPU。 WR：写信号线，该信号低电平。