伟创力硬件工程师笔试试题集

伟创力硬件工程师笔试试题集内容摘要：

片。 前端设计主要负责逻辑实现，通常是使用 verilog/VHDL之类语言，进行行为级的描述。 而后端设计，主要负责将前端的设计变成真正的 schematicamp。 layout，流片，量产。 集成电路前端设计流程可以分为以下几个步骤： (1) 设计说明书； (2) 行为级描述及仿 真； (3) RTL级描述及仿真； (4) 前端功能仿真。 硬件语言输入工具有 SUMMIT ， VISUALHDL， MENTOR和 RENIOR等；图形输入工具有 : Composer(cadence)， Viewlogic (viewdraw)等； 数字电路仿真工具有： Verolog： CADENCE、 VeroligXL、 SYNOPSYS、 VCS、 MENTOR、 Modlesim VHDL： CADENCE、 NCvhdl、 SYNOPSYS、 VSS、 MENTOR、 Modlesim 模拟电路仿真工 具： ANTI HSpice pspice， spectre micro microwave， eesoft 名词解释： IRQ、 BIOS、 USB、 VHDL、 SDR。 (1) IRQ：中断请求。 (2) BIOS： BIOS是英文 Basic Input Output System的缩略语，直译过来后中文名称就是 基本输入输出系统。 其实，它是一组固化到计算机内主板上一个 ROM芯片上的程序，它保存着计算机最重要的基本输入输出的程序、系统设置信息、开机后自检程序和系统自启动程序。 其主要功能是为计算机提供 最底层的、最直接的硬件设置和控制。 (3) USB： USB，是英文 Universal Serial BUS（通用串行总线）的缩写，而其中文简称为 “通串线，是一个外部总线标准，用于规范电脑与外部设备的连接和通讯。 (4) VHDL： VHDL的英文全写是： VHSIC（ Very High Speed Integrated Circuit）Hardware Description。 主要用于描述数字系统的结构、行为、功能和接口。 (5) SDR：软件无 线电，一种无线电广播通信技术，它基于软件定义的无线通信协议而非通过硬连线实现。 换言之，频带、空中接口协议和功能可通过软件下载和更新来升级，而不用完全更换硬件。 SDR 针对构建多模式、多频和多功能无线通信设备的问题提供有效而安全的解决方案。 用波形表示 D触发器的功能。 以电平触发为例进行说明， D触发器的功能描述如下：当时钟信号为低电平时，触发器不工作，处于维持状态。 当时钟信号为高电平时， D触发器的功能为：若 D=0，则触发器次态为 0；若 D=1，则触发器次态为 1。 下图以波形形式来描述 D触发器的功能： 用传输门和倒向器搭一个边沿触发器。 用传输门和倒向器组成的边沿 D触发器如下图： 画状态机，接受 5分钱的卖报机，每份报纸 5分钱。 答：取投币信号为输入逻辑变量，投入一枚 5分硬币是用 A=1表示，未投入时用 A=0表示；投入一枚 2分硬币是用 B=1表示，未投入时用 B=0表示；投入一枚 1分硬币是用C=1表示，未投入时用 C=0表示。 由于每次最多只能投入一枚硬币，因此除了 ABC=000、ABC=00 ABC=010 和 ABC=100四种状态为合法状态，其它四种状态为非法状态。 假设投入 3个 2分硬币或者投入 4个 1分硬币和 1个 2分硬币后，卖报机在给出报纸的同时会找会 1个 1分硬币。 这是输出变量有两个，分别用 Y和 Z表示。 给出报纸时 Y=1，不给时 Y=0；找回 1个 1分硬币时 Z=1，不找时 Z=0。 同时假定未投币时卖报机的初始状态为S0，从开始到当前时刻共投入的硬币面值为 1分记为 S1，为 2分时记为 S2，为 3分记为S3，为 4分时记为 S4。 由上面的分析可以画出该状态机的状态转换表，如下表所示 (方便起见，这里给出输入变量为非法状态时的转换表 )： S0 ABC 000 001 010 100 S0 S0/00 S1/00 S2/00 S0/10 S1 S1/00 S2/00 S3/00 X/XX S2 S2/00 S3/00 S4/00 X/XX S3 S3/00 S4/00 S0/10 X/XX S4 S4/00 S0/10 S0/11 X/XX 状态图如下图所示： xxx/xx中 xxx表示输入信号 ABC， xx表示输出信号 YZ。 硬件面试题之七 用与非门等设计全加法器。 答：设加数为 A和 B，低位进位为 C，和为 Sum，进位位为 Cout，则用与非门设计的全加器如下图： 如果非门也用与非门实现的话，只需将与非门的两个输入端连接，置换到非门即可。 信号与系统：时域与频域的关系。 时域与频域的关系通过傅里叶变换给出，下面给出傅里叶变换及其逆变换的几种可能形式： (1) 连续时间、连续频率 傅里叶变换 (2) 连续时间、离散频率 傅里叶级数 设代表 一个为周期为周期性连续时间函数，可展开成傅里叶级数，其傅里叶级数的系数为， 是离散频率的非周期函数。 其中 为离散频谱相邻两谱线之间的角频率间隔， k为谐波序号。 (3) 离散时间、连续频率 序列的傅里叶变换 这里的 是数字频率，它和模拟角频率 的关系为 ， T为采样间隔。 (4) 离散时间、离散频率 离散傅里叶变换 离散傅里叶变换是针 对有限长序列或周期序列才存在的，它相当于把序列的连续傅里叶变换加以离散化 (抽样 )。 其中 ， 表示 有限长序列的抽样点数，或周期序列一个周期的抽样点数。 RS232c高电平脉冲对应的 TTL逻辑是。 首先解释一下什么是正逻辑和负逻辑。 正逻辑：用高电平表示逻辑 1，用低电平表示逻辑 0。 负逻辑：用低电平表示逻辑 1，用高电平表示逻辑 0。 在数字系统的逻辑设计中，若采用 NPN晶体管和 NMOS管，电源电压是正值，一般采用正逻辑。 若采用的是PNP管和 PMOS管，电源电压为负值，则采用负逻辑比较方便。 除非特别说明，一般电路都是采用正逻辑。 对于 RS232C的数据线，逻辑 1(MARK)=3V～ 15V ；逻辑 0(SPACE)=+3～＋ 15V，因此对应的 TTL逻辑为负逻辑。 VCO是什么，什么参数 (压控振荡器 ) ? VCO即压控振荡器，在通信系统电路中，压控振荡器 (VCO)是其关键部件，特别是在锁相环电路、时钟恢复电路和频率综合器等电路中。 VCO的性能指标主要包括：频率调谐范围，输出功率， (长期及短期 )频率稳定度，相位噪声，频谱纯度，电调速度，推频系数，频率牵引等。 什么耐奎斯特定律，怎么由模拟信号转为数字信号。 答：奈奎斯特定律包括奈奎斯特低通采样定律和奈奎斯特带通采样定律。 奈奎斯特低通采 样定律：若一个连续模拟信号的最高频率小于，则以间隔时间为的周期 性冲 激脉 冲对 其进 行抽 样时 ，将 被这 些抽 样值 所完 全确 定。 奈奎斯特带通采样定律：假设带通信号的频带限制在与之间，即其频谱最低频率大于，最高频率小于。 信号带宽 ，最高频率可表示为： 式中，这时，能恢复出原带通信号的最小抽样频率为 将模拟信号转为数字信号分为三个步骤：抽样、量化和编码。 用 D触发器做个 4进制的计数器。 由于是 4进制计数器，因此只需两个 D触发器即可，记进位输出为 Cout，时钟信号为CLK，则利用 D触发器和门电路组成的 4进制计数器如下图： 那种排序方法最快。 排序没有最快与最慢，首先介绍下内部外部排序和外部排序。 内部排序是指待排序记录全部存放在计算机随机存储器中进行的排序过程；外部排序是指待排序记录的数量很大，以致内存一次不能容纳全部记录，在排序过程中尚需对外存进行访问的排序过程。 这里仅介绍内部排序，内部排序的方法很多，但就全面性能而言，很难说哪种方法是最好的。 如果按排序过程中依据的不同原则对内部排序方法进行分类，则大致可以分为插入排序、交换排序、选择排 序、归并排序和计数排序五类。 如果按排序过程中所需的计算量来区分，则可分为三类： (1) 简单的排序方法，其时间复杂度为； (2) 先进的排序方法，其时间复杂度为 ； (3) 基数排序，其时间复杂度为。 下表给出了几种内部排序的时间复杂度： 排序方法 平均时间 最坏情况 辅助存储 简单排序 快速排序 堆排序 归并排序 基数排序 从平均时间性能而言，快速排序最佳，其所需的时间最省，但快速排序在最坏情况下的时间性能不如堆排序和归并排序。 而后两者的比较结果是，在 n较大时，归并排序所需的时间较堆排序省，但它所需的辅助存储量最多。 硬件面试题之八 锁存器、触发器、寄存器三者的区别。 触发器：能够存储一位二值信号的基本单元电路统称为 “触发器 ”。 锁存器：一位触发器只能传送或存储一位数据，而在实际工作中往往希望一次传送或存储多位数据。 为此可把多个触发器的 时钟输入端 CP连接起来，用一个公共的控制信号来控制，而各个数据端口仍然是各处独立地接收数据。 这样所构成的能一次传送或存储多位数据的电路就称为 “锁存器 ”。 寄存器：在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器。 由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。 由于一个触发器能够存储一位二进制码，所以把 n个触发器的时钟端口连接起来就能构成一个存储 n位二进制码的寄存器。 区别：从寄存数据的角度来年，寄存器和锁存器的功能是相同的，它们的区别在于寄存器是同步时钟控制， 而锁存器是电位信号控制。 可见，寄存器和锁存器具有不同的应用场合，取决于控制方式以及控制信号和数据信号之间的时间关系：若数据信号有效一定滞后于控制信号有效，则只能使用锁存器；若数据信号提前于控制信号到达并且要求同步操作，则可用寄存器来存放数据。 D触发器和 D锁存器的区别。 D触发器是指由时钟边沿触发的存储器单元，锁存器指一个由信号而不是时钟控制的电平敏感的设备。 锁存器通过锁存信号控制，不锁存数据时，输出端的信号随输入信号变化，就像信号通过缓冲器一样，一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作 用。 有源滤波器和无源滤波器的原理及区别。 滤波器是一种对信号的频率具有选择性的电路，其功能就是使特定频率范围内的信号通过，而组织其它频率信号通过。 其原理就是当不同频率的信号通过该电路时，具有不同的幅度衰减，通带内的信号衰减很小，而阻带内的信号衰减很大。 若滤波电路仅由无源元件 (电阻、电容、电感 )组成，则称为无源滤波器；若滤波电路不仅由无源元件，还有有源元件 (双极型管、单极性管、集成运放 )组成，则称为有源滤波器。 其区别主要体现在以下几个方面： (1) 有源滤波器是电子的，无源滤波器是机械的。 (2) 有源滤波器是检测到某一设定好的谐波次数后抵消它，无源滤波器是通过电抗器与电容器的配合形成某次谐波通道吸收谐波。 (3) 采用无源滤波器因为有电容器的原因，所以可提高功率因素。 采用有源滤波器只是消除谐波与功率因素无关。 (4) 有源滤波器造价是无源滤波器的 3倍以上，技术相对不太成熟，且维护成本高；无源滤波器造价相对较低，技术较成熟，安装后基本免维护。 (5) 有源滤波器用于小电流，无源滤波器可用于大电流。 SRAM， DRAM以及 Flash的区别。 SRAM和 DRAM属于 RAM的范畴，而 Flash属于 ROM的范畴。