eda技术考试试题a及详细答案内容摘要:
、名词解释( 20 分) 1 PLD/FPGA PLD 是可编程逻辑器件( Programable Logic Device)的简称, FPGA 是现场可编程门阵列( Field Programable Gate Array)的简称,两者的功能基本相同,只是实现原理略有不同,所以我们有时可以忽略这两者的区别,统称为可编程逻辑器件或 PLD/FPGA。 2 焊盘( Pad) 电路板与元件之间的联系就是焊盘,可以说元件就是焊盘, 焊盘就是元件。 焊盘和元件一样分为针插式焊盘和贴片式焊盘。 针插式需 要钻孔,而表贴式不需要钻孔。 3 覆铜 覆铜是把 PCB 上没有铜膜的地方铺满铜膜,这些铜膜可以设置为与 PCB 上的任意一个网络相连接,也可以悬空。 经过覆铜后可以有效的提高 PCB 板的强度,并且在制造时也节约腐蚀液,还能提高抗干扰能力。 4 SOC 片上电子系统 5 自顶向下的 /自下而上的设计方法 自下而上的设计方法,使用该方法进行硬件设计是从选择具体元器件开始,并用这些元器件进行逻辑电路设计,从而完成系统的硬件设计,然后再将各功能模块连接起来,完成整个系统的硬件设计, 自顶向下的设计方法就是从系统的总体要求 出发,自顶向下分三个层次对系统硬件进行设计。 第一个层次是行为描述第二个层次是数据流描述第三个层次为逻辑综合 三、选择题( 15 分) 1. A 2. D 3. A 4. D 5. B 四、简答 题:( 5+5=10 分) 1 使用数据流描述方式应该注意的问题 ( 1).‘ X’状态的传递问题 „„„„„„„ ..1 有时‘ X’状态会逐级传递,造成系统的输出为不确定或者错误,所以要在设计中考虑‘ X’状态对输出的影响。 ( 2) . 一些限制 „„„„„„„„ 4 禁止在一个进程中使用两个寄存器 在 IF 语句描述寄存器时,禁止 ELSE 项 在寄存器描述中,禁止将变量代入信号 关连性强的信号应该放在一个进程中 2 PCB 自动布线法的步骤 5 分 每步一分 ⑴使用原理图编辑器设计原理图,进行电气检查( ERC)并生成原理图网络表( Netlist);查报告表。 若没有错误( No Error),就可以进行下一步。 ⑵进入电路板( PCB)环境,使用电路向导确定电路板的层数、尺寸等电路板参数; ⑶使用 Design/Netlist 菜单,调入网络表,这时最容易出现网络表中的封装和封装库中元件封装不符号的错误; ⑷ 布置元件,就是将元件合理地分布在电路板上。 自动或人工布置元件,经常需要多次布置才可达到满意效果; ⑸设置自动布线规则,自动布线; 五 简述题 用 protel99 画出下图。eda技术考试试题a及详细答案
相关推荐
process (____) _____________ int : std_logic。 变量声明 begin int := _____。 变量赋初值 for I in a39。 length – 1 downto 0 loop 循环判断 if a(i) = 39。 039。 then int := 39。 039。 end if。 end loop。 c = ________。 输出判断结果
钱开发一条新的全自动产线,而且还面临着长贷的还款期将至,我们不得不借 20M 的短贷。 第四年,随着生产的加速,在资金方面我们总觉着是不够用的,结果我们只有采用贴现的方式“找钱”。 总结为何我们现金缺失的紧,因为我们的原材料的购进相对较早,几乎是在第四年年末,我们在第五年所 需的总的原材料早已更新入库了。 由于财务总监劳动过于辛苦,责任过于重大,致使她心理负担过重。 自第二年以后
电信管理;计费管理;计费架构和原则 3GPP TS 电信管理;计费管理;分组交换域计费 3GPP TS 3GPP 系统架构演进;安全架构 3GPP TS EUTRA 和 EUTRAN;总体 描述;阶段 2 3GPP TS EUTRA; S1 应用协议 3GPP TS MS 在空闲模式和群组接收模式下的相关功能 3GPP TS GERAN A/Gb 模式的分组交换切换;阶段 2 RFC 4861
结束,谢谢大家。 市委书记在第一季度党建工作调度会上的讲话 最 新精 品 资料推荐 提 供全程指导服务 2020 全新精品资料 全新公文范文 全程指导写作 –独家原创 19 / 59 1 月份,市委召开了全市党建工作会议,印发了 2020年全市党建工作要点, 并与各乡镇、街道签订了党建责任状。 2 月份,市委下发了党的建设目标管理考核实施办法,先后召开了纪检、组织、宣传、统战及政法会议
(如 GWDVP 板)进行调试测试。 为了避免由于需要更新设计程序和编程下载而反复插拔目标芯片适配座, GW48 系统设置了一对在线编程下载接口座: J3A和 J3B。 此接口插座可适用于不同的 FPGA/CPLD(注意, 此接口仅适用于 5V工作电源的 FPGA 和 CPLD; 5V 工作电源必须由被下载系统提供)的配置和编程下载。 对于低压FPGA/CPLD,(如 EP1K30/50/100