微型计算机原理及接口技术课程设计数据采集系统设计

微型计算机原理及接口技术课程设计数据采集系统设计内容摘要：

电容型 DAC和权电流 DAC 等。 各种勘 DAC 在电路结构上，通常都由基准电源、解码网络、运算放大器和缓冲寄存器等部件组成。 不同的 DAC主要差别在不同的解码网络形式。 其中， T型电阻解码网络的 DAC，由于网络电阻阻值少 (只有只和 2R 两种 )、简单、转换速度快、转换误差小等优点特别受到青睐。 表 2给出了常用的各类 D／ A转换器及其性能。 其中，既有分辨率较低 、价格也较低的通用 8位芯片，也有速度和分辨率较高、价格也较高的 12／ 16位芯片；既有电流输出的芯片，也有电压输出的芯片；服有内部没有数据输入寄存器，不能直接和系统总线相连的、结构简单的芯片，如 DAC0808， DAC0800等，也有内部有数据输入寄存器，可以直接和系统总线相连的芯片，如 DAC0832， DACl210等。 通过比较各个芯片的功能并结合设计的要求综合考虑后决定用 DAC0832 来完成 DA转换功能，因为 0832 的接口简单，转换容易并且价格低廉。 DAC0832 是美国数据公司研制的 8位双缓冲器 D／ A 转换器。 芯片内带有数据锁存器，可与数据总线直接相连。 电路有极好的温度跟随性，使用了 COMS电流开关和控制逻辑而获得低功耗、低输出的泄漏电流误差。 芯片采用 R— 2R T 型电阻网络，对参考电流进行分流完成 D／ A 转换。 转换结果以一组差动电流人输出。 DAC0832 主要性能参数： 分辨率 8位； 转换时间 1181。 s； 参考电压177。 10V 电源 +5V 一 +15V 功耗 20mW。 DAC0832 的结构 DAC0832 中有两级锁存器，第一级锁存器称为输入寄存器，它的锁存信号为 ILE。 第二级锁存器称为 DAC 寄存器，它的锁存信号 为传输控制信号 XFER。 因为有两级锁存器， DAC0832 可以工作在双缓冲器方式，即在输出模拟信号的同时采集下一个数字量，这样能有效地提高转换速度。 此外，两级锁存器还可以在多个 D/A 转换器同时工作时，利用第二级锁存信号来实现多个转换器同步输出。 图 4 0832的内部结构及管脚图 图 4中，当 ILE为高电平、 CS和 WR1为低电平时， LEl为高电平，输入寄存器的输出跟随输入而变化；此后，当 WRl由低变高时， LEl为低电平，数据被锁存到输入寄存器中，这时的输入寄存器的输出端不再跟随输入数据的变化而变化。 对第二级锁存器来说， XFER和 WR2同时为低电平时， LE2为高电平， DAC密存器的输出跟随其输入而变化：此后，当WR2由低变高时， LE2变为低电平，将输入寄存器的数据锁存到 DAC寄存器中。 DAC0832 的引脚特性 DAC0832是 20引脚的双列直插式芯片。 各引脚的特性如下 : CS—— 片选信号和允许锁存信号 ILE组合来决定 WRl是否起作用。 ILE—— 允许锁存信号。 WR1—— 写信号 1，作为第一级锁存信号，将输入数据锁存到输入寄存器 (此时 必须和 CS、 ILE同时有效 )。 WR2—— 写信号 2，将锁存在输入 寄存器今的数据送到 DAC窃行器今进行锁存 传输控制信号 XFER必须有效 )。 XFER—— 传输控制信号，用来控制 WRl。 DI7— DI0—— 8位数据输入端。 IOUT1—— 模拟电流输出端 1。 当 DAC 寄存器中全为 1 时，输出电流最大，当 DAC 寄存器中全为 0时，输出电流为 0。 IOUT2—— 模拟电流输出端 20 .IOUT1+IOUT2＝常数。 RFB—— 反馈电阻引出端。 DAC0832内部已经有反馈电阻，所以， RFB端可以直接接到外部运算放大器的输出端，相当于将反馈电阻接在运算放大器的输入端和输出端之间。 VREF—— 参考电压输入端。 可接电压范围为177。 10V。 外部标准电压通过 VREG与 T型电阻网络相连。 VCC—— 芯片供电电压端 .范围为 +5v一 +15v AGND——— 模拟地，即模拟电路接地端。 DGND——— 数字地，即数字电路接地端。 DAC0832 的工作方式 DAC0832进行 D／ A转换，可以来用两种方法对数据进行锁存： 第一种方法是使输入寄存器工作在锁存状态，而 DAC寄存器工作在直通状态。 具体地说，就是使 WR2 和 XFER 都为低电平， DAC寄存器的锁存选通端得不到有效电平而直通；此外，使输入寄存器的控 制信号 ILE处于高电平、 CS 处于低电平，这样，当 WR1 端来一个负脉冲时．就可以完成 1次转换。 第二种方法是使输入寄存器工作在直通状态，而 DAC寄存器工作在锁存状态。 就是使WR1和 CS为低电乎， ILE为高电平，这样，输入寄存器的锁存选通信号处于无效状态而直通。 当 WR2和 XFER端输入 1个负脉冲时，使得 DAC寄存器工作在锁存状态 ,提供锁存数据进行转换。 根据上述对 DAC0832 的输入寄存器和 DAC 寄存器不同的控制方法， DAC0832 有如下 3种工作方式： (1)单缓冲方式。 单缓冲方式是控制输入寄存器和 DAC寄存器 同时接收数据，或者只用输入寄存器而把 DAC寄存器接成直通方式。 此方式适用于只有一路模拟星输出或几路模拟量非同步输出的情形。 (2)双缓冲方式。 双缓冲方式是先使输入寄存器接收数据，再控制输入寄存器的输出数据到 DAC寄存器，即分两次锁存输入数据。 此方式适用于多个 D／ A转换同步输出的情形。 (3)直通方式。 直通方式是数据不经两级锁存器钡存，即 WR1,WR2,XFER,CS 均接地， ILE接高电平。 此方式适用于连续反馈控制线路，不过在使用时，必须通过另加 I/O 接口与CPU连接，以匹配 CPU与 D／ A的转换。 DAC0832 的外部连接 DAC0832 的外部连接线路如图 5 所示。 由于在 DAC0832 内部已有数据锁存器，所以在控制信号作用下，可以对总线上的数据直接进行锁存。 当 CPU执行对 DAC0832的输出指令时， WR1和 CS信号处于有效电平。 DAC0832 的输出是电流型的，直接得到的转换输出信号是模拟电流 IOUT1 和IOUT2(IOUT1+IOUT2=常数 )。 为得到电压输出，应加接 — 个运算放大器，这时得到的输出电压 VOUT是单极性，极性与 VREF相反。 如果要输出双极性电压，应于输出端再接一个运算放大器，作为偏移电路。 图 5 DAC0832的外部连接 集成运放 NE5534 由于 DAC0832 输出级没有加集成运放，所以需外加 NE5534 相配适用。 NE5534 封装如下图 8所示。 图 6 NE5534的管脚图 IN：反相输入端； IN+：同相输入端； OUT：输出端； Balance：平衡输入端 ,主要作用是 ,使内部电路的差动放大电路处于平衡状态； COMP/Bal：调节外接电阻 ,以达到改善放大器的性能和输出电压； VCC、 VCC+：正负电源； （三）中断控制器的选择 中断系统功能与组成 1）中断系 统应具有的功能 多中断源请求，软件可禁止与允许每个请求。 中断优先级判别功能，响应优先级别最高的请求。 中断嵌套功能，高级别中断可中断较低级别的中断。 响应中断后，能自动转向中断处理程序，处理结束后自动返回主程序。 2）中断系统的组成 微处理器应有处理中断请求的机制与相关硬件电路：接收请求，响应请求，保护现场，转向中断服务程序，处理完返回。 外围应有一个与处理器匹配的中断控制器：管理多个中断源，优先级裁决，中断源屏蔽等功能。 依处理器的结构编写中断处理程序，安排相关的系统初始化。 本次设计中断控制器选用 8259 1）可编程中断控制器 8259 功能、内部结构及外部引脚定义 （ 1）可编程中断控制器 8259 功能和内部结构 ◆ 中断请求寄存器（ IRR）： 8位寄存器，可寄存储 8 个请求输入（ IR0IR7）的状态。 优先权裁决器：对请求源与正在被服务的中断级进行比较，裁决出优先级最高者。 中断服务寄存器（ ISR）： 8位，与 IRR对应，记录正被处理的请求。 IRn被响应， ISRn被置 1； IRn处理结束， ISRn置 0。 ◆ 中断屏蔽寄存器（ IMR）： 8位，某位置 1对应 IRR位的请求被屏蔽。 ◆ 控制逻辑： 寄存 8259的命令字，多种工作方式的控制，向处理器发 INT，接收。 ◆ 级联缓冲器 /比较器：多片 8259级联时，对从片的标识码进行寄存与比较。 图 7 8259内部结构图 （ 2） 8259 的外部引脚信号 图 8 8259外部引脚图 8259的主要引脚信号说明 ◆D 7D0：双向数据总线 , 与系统数据总线连接。 ◆ :片选信号 ,低电平有效，确定芯片在系统 I/O空间位置。 ◆A 0: 地址线 ,8259占相邻的 2个 I/O地址 ,与 CS信号配合 ,A0=0选偶端口 ,A0=1选奇端口。 2CAS0: 双向级联线。 在主从级联结构中，主片输出，从片输入。 主片发从片标识码，从片比较，符合时输出中断类型码。 ◆ ： 双向信号，低电平有效。 输入时为 SP，硬接线确定主从（主片 SP 接高电平）；输出时为 EN，作为 DB 缓冲允许。 ◆INT ： 中断请求，输出，与 CPU的 INTR脚相连，向 CPU发出中断请求。 ◆ ： 中断响应，低电平有效，输入，与 8086/88 相连。 2) 8259A 的工作方式 (1) 优先级方式选择 a)全嵌套方式：固定优先级 ,IR0最高 ,IR7最低。 b)特殊全嵌套 :与 a)基本相同 ,响应同级中断请求 c)优先级自动循环：某级被响应后，降为最低。 如 IR4 被响应后，优先级顺序变为：。