cc2420完全中文手册

cc2420完全中文手册内容摘要：

Power (analog) 2 AVDD_VCO Power (analog) 3 AVDD_PRE Power (analog) 4 AVDD_RF1 Power (analog) CC2420 13 5 GND Ground (analog) 6 RF_P RF I/O 7 TXRX_SWITCH Power (analog) 8 RF_N RF I/O 9 GND Ground (analog) 10 AVDD_SW Power (analog) 11 NC 12 NC 13 NC 14 AVDD_RF2 Power (analog) 15 AVDD_IF2 Power (analog) 16 NC 未连接 17 AVDD_ADC Power (analog) 为模拟 ADC和 DAC模块提供 18 DVDD_ADC Power (digital) 为数字 ADC数字接收模块提供 19 DGND_GUARD Ground (digital) 接地，隔离数字信号噪声 20 DGUARD Power (digital) V Power supply connection for digital noise isolation 21 RESETn Digital Input Asynchronous, active low digital reset 22 DGND Ground (digital) Ground connection for digital core and pads 23 DSUB_PADS Ground (digital) Substrate connection for digital pads 24 DSUB_CORE Ground (digital) Substrate connection for digital modules 25 Power (digital) V Power supply for digital I/Os 26 Power (digital) V Power supply for digital core 27 SFD Digital output SFD (Start of Frame Delimiter) / digital mux output 28 CCA Digital output CCA (Clear Channel Assessment) / digital mux CC2420 14 output 29 FIFOP Digital output High when number of bytes in FIFO exceeds threshold / serial RF clock output in test mode 30 FIFO Digital I/O High when data in FIFO / serial RF data input / output in test mode 31 CSn Digital input SPI Chip select, active low 32 SCLK Digital input SPI Clock input, up to 10 MHz 33 SI Digital input SPI Slave Input. Sampled on the positive edge of SCLK 34 SO Digital output (tristate) SPI Slave Output. Updated on the negative edge of SCLK. Tristate when CSn high. 35 DVDD_RAM Power (digital) V Power supply for digital RAM 36 NC Not Connected 37 AVDD_XOSC16 Power (analog) V crystal oscillator power supply 38 XOSC16_Q2 Analog I/O 16 MHz Crystal oscillator pin 2 39 XOSC16_Q1 Analog I/O 16 MHz Crystal oscillator pin 1 or external clock input 40 NC Not Connected 41 VREG_EN Digital input Voltage regulator enable, active high, held at VREG_IN voltage level when active 42 VREG_OUT Power output Voltage regulator V power supply output 43 VREG_IN Power (analog) Voltage regulator to V power supply input 44 AVDD_IF1 Power (analog) V Power supply for transmit / receive IF chain 45 R_BIAS Analog output External precision resistor, 43 kΩ, _ 1 % 46 ATEST2 Analog I/O Analog test I/O for prototype and production testing 47 ATEST1 Analog I/O Analog test I/O for prototype and production testing 48 AVDD_CHP Power (analog) V Power supply for phase detector and charge pump 8 CC2420 的内部电路结构 CC2420 15 图１、 CC2420 的简化框图 CC2420 的简化框图如图１所示，它是一款中低频接收器。 接受到的射频信号首先被一个低噪放大器 (LNA)放大，并把同相正交信号下变频到中频 (2MHz)，接着复合的同相正交信号被滤波放大，再通过 AD 转换器转换成数字信号，其中自动增益控制、最后的信道滤波、扩频、相关标志位、同步字节都是以数字的方法实现的。 当 SFD 引脚变高的时候，标志着一个起始帧的标识符已经被发现。 CC2420 把收到的数据存放到一个 128 字节的 FIFO 接收单元，使用者可以通过 SPI 接口读取 FIFO 中的数据，并且通过硬件完成 CRC 效验，接收信号的强度指示和相关的评测都被添加到帧里面。 在接收模式下 CCA 可以通过一个引脚来获得；在测试的时候，它还提供一个无缓冲的串行数据模式。 CC2420 通过直接上转换来完成发送，待发送的数据存在一个 128 字节的 FIFO 发送单元 (与 FIFO 接收单元相互独立 )中，其中帧头和帧标识符由硬件自动添加上去。 按照 中的扩展顺序，每一个字符 (4bits)都被扩展成 32 个码片，并被送到数模转换器以模拟信号的方式输出。 一个模拟低通滤波器把信号传递到积分 (quadrature)上变频混频器，得到的射频信号被功率放大器 (PA)放大，并被送到天线匹配。 内部的发送接收选择开关电路使天线连接和匹配更加容易，但是射频线路是差分的，所以终端天线经常通过一个不平衡变压器来匹配。 通过一个外部直流通道把 TXRX_SWITCH引脚连接到 RFP引脚和 RFN引脚来为低噪声放大器和功率放大器提供偏置电压。 CC2420中的频率合成器包含一个完整的片上 LC压控振荡器，其中一个 90度的相位分离器用来产生 同相和正交相的本地振荡信号，用来为接收模式的下变频混合器以及发送模式的上变频混合器提供 原始信号。 压控振荡器 (VCO)工作在 4800 –4966 MHz频率段，但是当分离器产生了同相和正交相的时候，这个频率就会被二分频。 一个外部晶振必须连接到 XOSC16_Q1和 XOSC16_Q2引脚，以用来为合成器提供参考频率。 锁相环 (PLL)可提供数字锁定信号。 CC2420 16 数字基带包括支持帧处理，地址识别，数据缓存和 MAC的安全机制。 其中 4线的 SPI被用来实现配置和数据缓存，一个片上的稳压器用来提供标准的 ，同时这个稳压器还可以通过一个单独的引脚来使能。 一个电源监控器被用来检测那些非正常的供电电压，并且这 个监控器可以通过 SPI来配置。 9 应用电路 CC2420只需外接很少的外部电路即可构成应用系统。 一个典型的应用电路如图 4所示。 外接元件的说明见表 1，参数典型值见表 2。 输入 /输出匹配 射频输入 /输出是差分和高阻抗的。 射频端口最适宜的差分负载值阻抗为 115+j180Ω。 如果使用非平衡的天线，例如单极天线，必须使用非平衡变压器来增强其性能。 非平衡变压器可以使用低成本的分立电感和电容或者再外接一个传送天线来构成。 图 3所示的参考电路显示了不平衡变压器的应用，它由一个半波传送天线、 C8 L6 L71 和 L81构成。 这个电路中的连接天线为 cc2420提供了最合适的 50Ω的射频终端。 相对于图 4中的电路，本电路在 EVM，灵敏度和谐波抑制上的性能更胜一筹。 更多的有关输入 /输出匹配的资料请参考 55页。 图 4中的非平衡变压器由 C61,C62, C71, C81, L61, L62 和 L81构成，其连接天线为cc2420提供了最合适的 50Ω的射频终端。 为了满足 FCC有关二次谐波水平的标准，需要再加上一个低通滤波器。 如果使用如折叠双极天线的平衡天线，非平衡变压器可以省略。 如果该天线仍然通过TXRX_SWITCH引脚连接 RF引脚来获取直流偏置，将不再需要电感器。 图 5提供了一个使用差分天线来构建应用系统的电路。 天线的类型是标准的双极折叠天线。 双极子有一个虚拟接地点，因此可以再不降低天线性能的情况下提供偏置。 偏置电阻 偏置电阻 R451用来设置精确的偏置电流。 晶振 外部晶振的负载电容为 C381和 C391。 详细资料见 54页。 稳压器 片内稳压器提供所有的。 C42用来增强稳压器的稳定性。 为了满足 ESR的要求需要使用一系列的电阻。 电源退耦器（ decoupling） 为了提高电路性能必须使用合适的电源退耦器（ decoupling）。 在一个应用系统中，为了使电路性能达到最佳，电源退耦器的布置、退耦电容的大小以及电源滤波至关重要。 Chipcon提供了一个紧凑的参考设计。 Ref Description C42 Voltage regulator load capacitance C61 Balun and match, see page 55 C62 DC block to antenna and match C71 Frontend bias decoupling and match, see page 55 C81 Balun and match, see page 55 C381 16MHz crystal load capacitor, see page 54 C391 16MHz crystal load capacitor, see page 54 L61 DC bias and match, see page 55 CC2420 17 L62 DC bias and match, see page 55 L71 DC bias and match, see page 55 L81 Balun and match, see page 55 R451 Precision resistor for current reference generator XTAL 16MHz crystal, see page 54 表 1. Overview of external ponents Figure 3. Typical application circuit with transmissi。