基于单片机的信号发生器的设计

基于单片机的信号发生器的设计内容摘要：

系统时钟周期 ； ●速度可达 25MIPS系统时钟为 25MHz时 ； ● 22个矢量中断源 ； 存储器 ： ● 4352字节内部数据 RAM256+4K； 第 2 章 系统总体方案设计 10 ● 64K字节在系统可编程 FLASH程序存储器 ； ●外部并行数据存储器接口可达 5MB/秒 ； 数字外设 ： ● 64个 I/O口线所有口线均容许 5V电压 ； ●可同时使用的硬件 Smuts I2CTM兼容 SPITM及两个 UART串口 ； ●位可编程的计数器 /定时器阵列带 5个捕获 /比较模块 ； ● 5个通用 16位计数器 /定时器 ； ●专用的看门狗定时器双向复位 ； 时钟源 ： ●内部可编程振荡器 （ 2～ 16） MHz； ●实时时钟模式用定时器 3或 PCA； 综上所述，因此 最终采用了 Cigna公司 C8051F系列的单片机 C8051F020。 信号发生器的方案选择 方案一 ： 用分立元件组成的函数发生器。 通常是单 函数发生器且频率不高，其工作不很稳定，不易调试。 但是结构简单，价格非常便宜。 方案二 ： 可以由晶体管、运放 IC 等通用器件制作，更多的则是用专门的函数信号发生器 IC 产生。 早期的函数信号发生器 IC，如 ： L803 BA20 XR2207/2209 等，功能较少，精度不高，频率上限只有 300kHz，无法产生更高频率的信号，调节方式也不够灵活，频率和占空比不能独立调节，二者互相影 8。 方案三 ： 利用专用的直接数字合成 DDS 芯片函数发生器。 它高精度并且非常稳定能产生任意 波形并达到很高的频率 （ AD9850 最高为 125MHz） ，缺点是 成本较高 7。 方案分析： 方案一， 结构很简单，制作容易，但是输出信号有频率线性度差、频率稳定度低、频率分辨率低、频率变换时间比较长，相位噪声大以及人机界面不友好等缺点。 方案二，电路结构简单，但在频率分辨率、频率变换时间、相位 噪声 等方面都不如方案三。 方案三，结构相对比较复杂，但具有输出频率稳定性高，频率输出线形度好、频率分辨度高、波形正确，频率变换时间小，相位 噪声 小、人机界面好、易于控 制等优 11 点、性能 优良 ，只是成本有点高。 综上所述， 为了达到高精度，高稳定的正弦信号输出 ， 我们选择了第三 种方案。 AD9850介绍 ： 随着数字技术的飞速发展，用数字控制方法从一个参考频率源产生多种频率的技术，即直接数字频率合成（ DDS）技术异军突起。 美国 AD公司推出的高集成度频率合成器 AD9850便是采用 DDS技术的典型产品之一 9。 AD9850采用先 进的 CMOS工艺，其功耗在 155mW，扩展工业级温度范围为 40～ 80℃ ，采用 28脚 SSOP表面封装形式。 AD9850的引脚排列如 下 图 21所示。 图 21 AD9850芯片引脚图 AD9850内含可编程 DDS系统和高速比较器，能实现全数字编程控制的频率合成。 可编程 DDS系统的核心是相位累加器，它由一个加法器和一个 N位相位寄存器组成， N一般为 24～ 32。 每来一个外部参考时钟，相位寄存器便以步长 M递加。 相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。 正弦查 询表包含一个正弦波周期的数字幅度信息，每一个地址对应正弦波中 0176。 ～ 360176。 范围的一个相位点。 查询表把输入地址的相位信息映射成正弦波幅度信号， 然后驱动 DAC以输出模式量。 相位寄存器每过 2N/M个外部参考时钟后返回到初始状态一次，相应的 正弦查询表完成 一个循环也回到初始位置，从而使整个 DDS系统输出一个正弦波。 输出的正弦波周期 MNtt c /20  ，频率 NfMf cout  ， ct 、 cf 分别为外部参考时钟的周期和频率。 AD9850在接上精密时钟源和写入频率相位控制字之间后就可产生一个频率和相位都可编程控制的模拟正弦波 输出，此正弦波可直接用作频率信号源或经内部的高速比较第 2 章 系统总体方案设计 12 器转换为方波输出。 在 125MHz的时钟下， 32位的频率控制字可使 AD9850的输出频率分辨率达 ,并具有 5位相位控制位，而且允许相位按增量 180176。 、 90176。 、 45176。 、 176。 、176。 或这些值的组合进行调整。 AD9850有 40位控制字， 32位用于频率控制， 5位用于相位控制。 1位用于电源休眠（ Power down）控制， 2位用于选择工作方式。 这 40位控制字可通过并行方式或串行方式输入到 AD9850，在并行装入方式中，通过 8位总线 A0～ A7将可数据输入到寄存器，在重复 5次之后再在 FQUD上升沿把 40位数据从输入寄存器装入到频率 /相位数据寄存器（更新 DDS输出频率和相位），同时把地址指针复位到第一个输入寄存器。 接着在WCLK的上升沿装入 8位数据，并把指针指向下一个输入寄存器，连续 5个 WCLK上升沿后 ， WCLK的边沿就不再起作用，直到复位信号或 FQUD上升沿把地址指针复位到第一个寄存器。 在串行输入方式， WCLK上升沿把 25引脚的一位数据串行移入，当移动40位后，用一个 FQUD脉冲即可更新输出频率和相位。 AD9850的复位（ RESET）信号为高电平有效，且脉冲宽度不小于 5个参考时钟周期。 AD9850的参考时钟频率一般远高于单片机的时钟频率，因此 AD9850的复位（ RESET）端可与单片机的复位端直接相连。 系统的总体结构框图 整个系统采用 C8051F020 单片机作为控制核心，它将键盘送过来的控制信号 转换后送给 DDS 芯片 AD9850，然后通过低通滤波模块再经过运放放大，就输出波形。 还可以通过 MAX232 和上位机 PC 联系，也可以用 LCD 进行显示。 其 系统的整体结构图如图 22 所示。 13 图 22 总体结构 框 图 LCD 显示模块 4 4 键盘 上位机 PC 控制模块 C8051F020 单片机 串口通信 MAX232 DDS 模块 AD9850 低通滤波和放大模块 波 形 输 出 第 3 章 系统的硬件设计 14 第 3 章 系统的硬件设计 系统硬件总体设计 单片机应用系统的硬件电路设计包含两部分内容：一是系统扩展，即单片机内部的功能单元（如 ROM、 I/O、定时 /计数器等）容量不能满足应用系统的要求时，必须在片外进行扩展，选择适当的芯片，设计适当的电路。 二是系统配置，即按照功能要求配置外围设备如显示器、 D/A 转换等，要设计合适的电路。 系统的扩展和模块设计应遵循下列原则 10 ： (1)尽可能选择标准化、模块化的典型电路，提高设 计的成功率和结构的灵活性。 (2)系统的扩展与外围设备配置的水平应充分满足应用系统的功能要求。 (3)硬件结构应结合应用软件方案一并考虑。 硬件结果与软件方案会产生相互影响，考虑的原则是：软件能实现的功能尽可能由软件来实现，以简化硬件结构。 但必须注意，由软件实现的硬件功能，其响应时间要比直接用硬件响应来的长，而且占用 CPU 时间。 所以，选择软件方案时，要考虑到这些因素。 (4)整个系统中相关的器件要尽可能做到性能匹配，例如选用的晶振频 率较高时，存贮器的存取时间有限，就该选择允许存取速度较高的芯片。 选择 CMOS 芯片单片机构成低功耗系统时，系统中的所有芯片都应该选择低功耗的产品。 (5)可靠性及抗干扰性设计是硬件系统设计不可缺少的部分，它包括芯片、器件选择，去耦滤波等。 (6)单片机外接电路较多时，必须考虑其驱动能力。 驱动能力不足时，系统工作不可靠，解决的办法是增加驱动能力，增设线驱动器或减少芯片功耗，降低总线负载。 (7)系统的扩展及各功能模块的设计在满足系统功能要求的基础上，应适当留有余地，以备将来修改、扩展之需。 (8)在考虑硬件总体结构的同时要注意通用性的问题。 根据以上原则，进行硬件设 15 计。 系统部件设计 电源设计 本系统是多电源系统，使用四种共地电源 ： +5V， +， +15V， 15V，其中 ：液晶显示模块 Mlz011286串口通信芯片 MAX232等需要 +5V的供电电压，如图 3l(b)；单片机 C8051F0 DDS芯片 AD9850需要 + 11 ， 如图 31(c)； 运放芯片MAX437需要 +15V、 15V的供电电压 ， 如图 3l(a)。 图 3l(a) 177。 15V电源设计图 图 3l(b) +5V电源设计图 第 3 章 系统的硬件设计 16 图 3l(c) + 本系统中所需电源电压为直流电压，最高值为 15V，稳压块压降为 2V，所以稳压前直流电压为 士 17V。 由于电网提供的交流电有效值为 220V， 根据单相全波整流电路公式）（ wtsinuu d 22 则变压后交流有效值 2u 为 12V就 能满足整流为 17V直流电压。 选用南京首圣电子公司的三抽头变压器，抽头在次级线圈的中心 位置，初级为 220V次级为 士12V。 当给信号发生器提供 22OV的交流电源，变压器就输出两组大小相同、相位相反的交流电压，峰值分别为 +15V和 15V。 整流桥的作用是利用单向导电性能的半导体二极管，将正负交替的正弦交流电压变换成单方向的脉动电压 13。 虽然要求的电源电流小于 1A，但变压器副线圈电流瞬时值远远超过 1A，尤其在电源刚接通时，为留有一定余量，而且不损坏整流桥，选用 2A的。 由于整流的每个二极管都是半相通，半相不通，所以其反向耐压值要求 很高，为留有一定余量，选用 50V。 最后选定整流桥为 2A/50V。 选择常用的三端稳压块，其内部电路由基准电路、比较电路、调整电路、采样电路、保护电路等组成，外部电路简单，用于直流稳压。 根据电压需求，选用 MC7805，MC7815， MC7915和 LM317，分别实现 +5V、 +15V、 15V、 +。 其中MC7805， MC7815和 MC7915集成块输出电压为固定值，即集成块名的后两位， 78系列 17 输出为正电压， 79系列输出为负电压。 LM317则可以通过调节 1引脚的电阻值得到范围为 3V～ 37V的电压。 在三端稳压块的输入端接有 1000uF的电容，是为抵消输入时的电感效应，以防止稳压块产生自激振荡，保证正常工作。 在三端稳压器输出端接有 ，这是为了消除电路的高频噪声，改善负载瞬态的响应。 为了使 LM317输出 +，对 R2的电阻值进行计算，并通过在面包板上实际调节，最终得到 R2值为 230 Ω 时 ， 可满足输出要求。 时钟与复位电路设计 应用系统需通过可靠复位之后才能有序执行程序 13。 在本系统中，单片机的复位是靠外部电路实现的，在时钟电路工作后，只要在 C8051F020的 /RST引脚上加一个有效的低电平信号，单片机便实现初始化状态复位。 复位电路容易受噪声干扰，为了保证应用系统可靠地复位，在本系统设计中，对 /RST提供一个 10K电阻上拉后接。 和时钟电路 图 32（ a） 和 复位电路 图 32（ b） ： 图 32(a) 时钟电路原理图 第 3 章 系统的硬件设计 18 S 17S W P BR 1410KR S T 图 32(b) 复位电路原理图 LCD 接口电路设计 LCD 选用 Hlz0112864 显示模块 14 ， 液晶采用串行方式发送数据与单片机的三个I/O 口连接 A A A3，用 I/O 口模拟时序写入到 LCD 里。 背光灯采用一个 PNP 三极管与单片机 的一个 I/O 口 A4 相连，以便输出 PWM控制 LCD 背光灯的亮 度。 其接口电路如图 33 所示。 VSSVDD VO RS R/WE DB0DB1DB2DB3DB4DB5DB6DB7PSB NC RST VOUT LEDK LEDAL C DR 1310k+ 5VA1 A2 A3Q1R 12A49 0 1 2J2+ 5V 图 33 液晶接口电路图 滤波电路和功率放大电路设计 AD9850的内部没有滤波器，因此需在其信号输出端接一个低通滤波器。 滤波器可以分为有源 和无源滤波器。 有源滤波器的设计引入了有源元件 集成运 算放大器，由于运算放大器具有近似理想的特性，且可以省去电感，因此可以得到接近理论预测的频率 19 响应特性，并能减小体积。 但由于受到运放带宽的限制，有源滤波器的滤波频带一般不是很高。 无源滤波器采用分立元件进行设计，其频率范围比较宽，因此一般用于高频设计。 系统设定 AD9850内部时钟为 125MHz，输出信号最高频率为 80MHz，因此芯片后级滤波器需设计成无源低通滤波器。 低通滤波器可以分为巴特沃什滤波、切比雪夫滤。