opa设计详细文档

opa设计详细文档内容摘要：

ted Microelectronics Company 台联电公司 2. 电路功能描述： 设计的放大器采用 ， cascode结构的两级运算放大器，并用 Miller方法进行补偿。 运放的设计指标要求运放设计指标 : 如不作特殊说明，以下指标的仿真条件为： Ta=55℃， Vdd=177。 5%， RL=10Kohm， CL=3pf，Gain=1，工作温度范围： 10 ~ 85℃，选用 、 、 CMOS工艺。 表二：运放设计指标要求表 L )、跨 导 ( GM )、开环增益 ( Aol )、增益带宽积 ( GBW )、幅频特性、相位裕度 ( PM )、共模抑制比 ( CMRR )、电源电压抑制比 ( PSRR )、转换速率 ( SR )、建立时间 ( ST ) 参数名 符号 测试条件 规范值 单位 最小 典型 最大 直流开环增益 Aol 90 dB 增益带宽积 GBW small signal 60 MHz 闭环带宽 BWcl gain=1,Rf=10Kohm peakshoot small signal 55 MHz 共模输入范围 CMIR 0~ V 共模抑制比 CMRR Vcm=， f=1kHz 90 dB 输出电压摆幅 SWING RL=100Kohm ~ V 转换速率 SR gain=1,step= 60 V/us 建立时间 TS gain=1,step= 120 Ns 电源电压抑制比 PSRR Vdd= 60 dB 系统输入失调电压 Vos 1 mV 闭环输出电阻 Ro gain=1,f=10KHz 1 Ohm 电容负载驱动能力 RL=10Kohm gain=1 peak overshoot3dB 6 Pf 总谐波失真 THD RL=10Kohm,CL=3pf Vo=177。 gain=1,f=100KHz 75 dB 电源电流 Iss 700 uA 要求输出的仿真结果 给出系统输入失调电压的温度特性曲线，并求出平均温度系数； 给出闭环带宽的幅频曲线，测试 flatness带宽和 3dB带宽（增益分别 取： 1， 2， 3， 4）； 给出开环的幅频、相频曲线； 给出输出阻抗随频率变化的曲线； 给出共模 抑制比的幅频曲线； 3. 电路整体结构。 CMOS运放的差分跨导级构成了运放的输入级，有时还起从双端差分输入到单端输出的变换作用。 通常，整个电路的增益，一大部分是由输入差分级提供的，它还可改善噪声性能和降低输入失调。 第二级一般采用反相器。 当差分输入级没有完成差分 单端变换时，就由第二级反相器来完成。 如果该运放需要驱动低阻负载，则在第二级后面再接一个缓冲级，以降低输出阻抗并增大输出信号摆幅。 偏置电路是用来给晶体管建立适当的静态工作点。 另外，要用补偿技术来稳定闭环特 性。 Fig 1 Opamp整体结构 电路整体结构的选取 输入差分跨导级结构的选择 首先，设计指标中要求共模输入电压范围是 ，而采用的电源电压为 0— ，因此要采用 PMOS管输入的 cascode结构。 一级运放的直流开环增益很难超过 80dB，因此规范中开环增益大于 90dB决定了 OPA需要采用二级增益结构；同时， cascode结构的级数，这里采用二级 cascode结构。 Fig 2 电路采用的 cascode结构 输出级结构的选择 第二级一般采用反相器结构，考虑到输出摆幅要求在 ，输出可以采用电流源负载的共源级。 这种电路结构的负载上的电压不是紧随其负载阻抗变化而变化，既可以在提高 M2管输出电阻的情况下保持 M2管的漏源电压不变，这样就可以提高输出摆幅并调节增益。 Fig 3 电流源负载的共源级 补偿电路 Miller补偿采用添加补偿电容的方法把主极点向低频移动，非主极点向高频移动来实现极点分离，从而改善运算放大器的频率特性，添加补偿电阻来减小右半平面的零点对 系统稳定性的影响。 偏置电路 偏置电路提供电路中所用的所有偏置电压，Vb3为 P2管提供偏置电流， Vb1为 N0、 N1管提供偏置电压， Vb2为 N N3管提供偏置电压。 在实际电路中，为了满足匹配，偏置电路中管子的长度应该与运放中相应得管子的长度相等。 Fig 4 偏置电路整体图 电路符号图 (Symbol) 如图 Fig4所示， Opamp以及测试电路中所用的各种单元的符号图都包含在内。 Fig 5 电路单元符号图 Fig 6 Opamp的整体原理图 4. 电路工作原理和子电路详细设计 在实际中采用的运放结构中，输入信号通过第一级的差分跨导运算放大级，输入第二级高增益级，同时用 Miller补偿电路来稳定闭环特性，偏置电路提供所有的偏置。 单端输出的 Folded cascode结构的输入级 首先，由于输入共模电压范围是 ，采用的电源电压为 0— ，因此要采用 PMOS管输入，同时在第一级电路中运用 cascode结构能获得优良的噪声性能，通过增加 cascode结构的输出电阻可以有效地增大整个运放的增益，同时 cascode结构在共模输入、电源驱动、电源电压抑制比等性能上也有优于其它结构的方面。 共源放大结构的输出级 Fig 7 所示实际采用的 PMOS管输入的电流源负载共源输出级。 这种电路结构的负载上的电压不是紧随其负载阻抗变化而变化，能很好的满足输出摆幅的要求。 Fig 7 电流源负载共源输出级 电路的频率特性和补偿方案 负反馈电路稳定的条件 稳定系统中，增益相交必定发生在相位相交之前，即 必须在 ∠β H达到 − 180176。 之前下降至 1。 Fig 8 负反馈系 统框图 β H 相位裕度和开环频率特性 相位裕度定义为 PM= 180176。 + ∠ βH (ω =ω1) ，当 PH=60176。 时，反馈系统得阶跃响应出现小的减幅振荡现象，可提供快速稳定。 对于更大相位裕度，虽然系统更加稳定，但时间响应减慢了，因此， PH=60176。 通常是最合适的相位裕度。 常用的运放电路包含许多极点，运放必须通过补偿来修正开环传输函数，以使闭环电路稳定，并且时间响应性能良好。 Miller阻容补偿。