基于软件无线电技术的扩频调制系统的设计与实现

基于软件无线电技术的扩频调制系统的设计与实现内容摘要：

可扩展性灵活性也是最差的 [[181 23 软件无线电技术在本系统中的应用 在本系统中采用了软件无线电技术可以在一个通用的硬件平台上实现了多 种扩频调制与射频调制在本系统中主要在以下三个方面采用了软件无线电技术 的思想 一不同数据信息速率 在硬件平台与 PC 机通信中可以实现不同速率码元的接收如 1200bps2400bps 和 9600bps 等等 二不同的扩频序列 对于扩频序列可以在以下两个方面来实现不同扩频序列的产生第一种方法 是对于一种扩频序列方式可以生成不同序列周期长度如在本系统中主要是应用 m 序列所以可以根据 m 序列的特征多项式来产生码长为 631271023 等等不同 万方数据 序列周期的扩频序列第二种方式是产生不同编码规则的扩频序列除了在本系 统中主要应用 的 m序列以外还有线性序列 Gold序列和非线性序列 Bent序列和 GMW 序列等等 三不同的射频调制方式 根据硬件平台选用的 DDS 芯片 AD9851 的功能特点在本系统中主要实现 了三种 射频调制方式 BPSKDBPSK 和 QPSK 调制方式它们的实现方式是通过产生用于 控制 AD9851 扩频信号的不同相位控制字来实现的 万方数据 第 3 章 主要芯片的构成与性能 31DDS 芯片 字合成技术 直接数字合成 DDS 是一种基于波形存储的频率合成技术 DDS 具有频率转换 时间短频率分辨率高输出分辨率高输出相位连续相位噪声小及可编程等 突出特点在通信和雷达等领域中得到了广泛的应用本文介绍的 AD9851 就是一 个典型代表它具有频率分辨率高相位可调接口简单和功耗低等优点当参 考时钟比较精确的情况下能产生频率和相位可调的稳定的正弦波它和 DSP合 作使用可以直接完成 BPSKQPSK 等多种扩频调制 DDS 的基本原理 图 31 是 DDS 系统的一个基本结构框图主要有参考频率源相位累加器 相位 加法器波形存储器 ROM 数模转换器 DAC 和低通滤波器 L〔 PF 构成 __ 户 vat 竺 誉 图 3 一 1DDS 系统的基本结构框图 图中相位累加器是 DDS 的核心作用是对频率控制字进行线性累加波形存 储器中所存的是一个函数波形表 一般是正弦或者余弦 对应不同的相位输出该 输出经低通滤波器可得到所需的模拟波形 当相位累加器的字长为 N 时 DDS 的输出频率 fo 和频率分辩率丫为 f0 fc 习 2 Af f 12N 当相位加法器的字长为 M 时输出信号的最小可选相移和输出相移分辨率为 万方数据 凡 2 习 2m △几目 2 习 2 所以通过控制频率控制字 K 和相位频率控制字 P 就可以有效的控制 DDS输出 的模 拟信号的频率和相位 851 芯片 AD9851是 AD公司采用先进 DDS 直接数字合成 技术采用 CMOs工艺推出的 具有高集成度 DDS 电路的器件它内部包含高速高性能 DA 转换器及高速比较 器可作为全数字编程控制的频率合成器和时钟发生器外界精密时钟源时 AD9851 可以产生一频谱纯净频率和相位都可以编程控制且稳定性很好的模拟正 弦波这个正弦波能够直接作为基准信号源或通过其内部高速比较器转换成方 波输出作为灵敏时钟产生器下面是关于 AD9851 的基本性能特点和引脚功能的 简 单介绍 Iap 如图 32 所示为 AD9851 芯片的内部结构图 今隽 GNO DACRET REF CLOCKIN 」 MSUxLRTEIPFCLIELKR 八洲 ALOG OUT MASTER RESET 八拍八 LOG IN FREQUENCY UPDAT 日七 ATA R 尼 GISTER CLOCKOUT RESET 再 WORD LOAD CLOCKOUT CLOCK BITx 8BITSx 401LOADS SLOADS FR 印 UENC 丫 PHASE 八加 n〕 CONTROLDAT 八 INPUT 图 32AD9851 芯片的内部结构图 万方数据 1 AD9851 主要特性 1 单电源工作 27 一 525V 2 工作温度范围 卜 45 850C 3 低功耗在 180MHz 系统时钟下功率为 555mW 电源设置有休眠状态 在该状态下功率为 4MW 4 接口简单可用 8 位并行口或串行口直接输入时钟相位控制数据 5 内含 6 位参考时钟倍乘器可避免外 部高速参考时钟谐振器的需要 减少了由于外部时钟源过高而可能产生的相位噪声 6 频带宽正常输出工作频谱范围为 0 一 M Hz 7 频率分辨率高其创新是高速内核可接受 32 位调频字使得它在 180MHz 系统时钟下输出频率的精度可达 004Hz 8 相位可调可接收来自单片机的 5 位相位控制字 2 AD9851 的引脚功能 D3 D4 D2 D5 0 D6 LSBDO 07 朋 SBISERIALLOAD PGND DGND 尸 VCC DVDD 训舀 CLK RESET FtUD IOU 下 REFCLOCK IOUTB AGND AGND AVDD AVDD RSET DACBP VOUTN VINP VOUTP VINN 图 33AD9851 的引脚图 万方数据 3 AD9851 控制方式 AD9851 内部有 5 个输入寄存器存储来自外部数据总线的 32 位频率 控制字 5 位相位控制字一位 6 倍参考时钟倍乘器使能控制一位电源休眠功能 POWERDOWN 控制和一位逻辑 O4[go 寄存器接收数据的方式有并行和串行两种方式 串行方式如图 34 所示 DATA 一丁 1 一一 卜 一一 40W_CLKCYCLES 一叫 图 34 串行方式 WCLK 上升沿到来把引脚 D7 上的数据按位串行移入到输入寄存器当 40个值 输入结束后任何 WeeCLK 上升沿的到来都会造成数据顺序移出并导致原有数据无 效此时 FQUD端的上升脉冲就可以使 40位数据更新芯片的输出频率和相位发生 相应的变化 并行方式如图 35 所示 r 口 _UD 卜 一一 tcF 翼撇擞撇舞瀚弱瀚瀚瀚撇瀚瀚撇麟麟 OUTPUTUPDATECANOCCUR 月 FTERANYWORDLOAD AN l 吕八日 YNCiRONOUSW ITHREFERENCECLOCK 图 3 一 5 并行方式 是通过 8 位数据总线 DOD7 来完成全部 40 位控制数据的输入复位信号 RESET有效会使输入数据地址指针指向第一个输入寄存器 WCLK上升沿写入第一 万方数据 组 8 位数据并把指针指向下一个 输入寄存器连续 5 个 WCLK 上升沿后即完 成全部 40位控制数据的输入此后 WCLK信号的边沿无效当 FQUD上升沿到来 之际 40 位数据会从输入寄存器被写入频率和相位控制寄存器更新 DDS 的输出频 率和相位同时把地址指针复位到第一个输入寄存器等待着下一组新数据的写 入 4[[21 32DSP 芯片 DSP 芯片又称数字信号处理器是一种特别适用于进行实时数字信号处理的 微处理器它的主要特点是 1 哈佛结构。