正弦信号发生器方案设计内容摘要：
模拟数字地之间的串扰敏感，模拟数字地之间的串扰对 DAC 输出信号的波形影响很大。 故本系统 采用一个线性电源对模拟电路供电，采用一个开关电源对数字电路供电，模拟地和数字地之间通过一个磁珠相连。 这种设计实现了模拟数字电路尽可能大的隔离。 三、理论分析和参数设计 （ 1） 载频参数设计 根据要求信号波形无明显失真，故一个信号周期内至少需插入 16 个点，而合成频率最高达 10MHz，那么需要的 FPGA 和 DAC 接口数据传输速率为： 10M 16=160Mword/s 如此之高的频率传输可能很不稳定， 为了解决波形失真和传输速率的矛盾，选用MAX5858A它是双路十位 300M 的 DAC，内 部含有 4x/2x/1x 插值滤波电路。 若采用 4x 插值则数据传输速率为 300Mwordps/4=75Mwordps DDS 输出的正弦波信号每秒钟有 75M 个插值点，并在 DAC 内部完成 4 阶插值和数字低通滤波，最后转化为实际电压输出。 这样既抑制了高频段输出正弦信号可能的失真，又降低了数据接口的传输速度 ，提高了系统的可靠性。 系统频率调整的步进是 100Hz， DDS 逻辑电路的工作时钟是 75M，所以 75M/100=750000219 所以， DDS 的频率字 只要多于 20bit，频率调整步进就能小于 100Hz。 (2)AM/FM 调制参数设计 AM 要求：产生 1KHz的正弦调制信号；调制度在 10%100%之间程控调节，步进为 10%。 本系统采用一个 10bit 的控制寄存器来保存调制度，其离散间隔为 1/1024，高于步进 10%的要求，调制度可以由用户自行设置，也可以用按键以 1%或 10%步进调整。 FM 要求：产生 1KHz 的正弦调制信号；调制产生最大频。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。