eda技术及应用习题参考答案内容摘要：
PORT(A,B,C:IN STD_LOGIC。 Y:OUT STD_LOGIC)。 END BIAOJUE。 ARCHITECTURE A OF BIAOJUE IS Y=(A AND B) OR (A AND C) OR (B AND C)。 END A。 8． LIBRARY IEEE。 USE。 ENTITY jk_ff IS PORT(j,k,clk,reset:in std_logic。 q,qn:buffer std_logic)。 END jk_ff。 ARCHITECTURE kk OF jk_ff IS SIGNAL s:std_logic_vector(1 downto 0)。 BEGIN s=jamp。 k。 PROCESS(clk,s) BEGIN IF reset=39。 039。 THEN q=39。 039。 qn=39。 139。 ELSIF(clk39。 event AND clk=39。 139。 ) THEN CASE s IS WHEN 01=q=39。 039。 qn=39。 139。 WHEN 10=q=39。 139。 qn=39。 039。 WHEN 11=q=NOT(q)。 qn=NOT(qn)。 WHEN OTHERS=q=q。 qn=qn。 END CASE。 ELSE q=q。 qn=qn。 END IF。 END PROCESS。 END kk。 9． 详见 习题附件 10．设计思路：底层分别编出 NAND2 与 XOR2的 VHDL程序（采用原理图输入或波形输入也可以），顶层采用原理图输入，调用底层的设计。 11．与 10题的设计思路类似，只是顶层采用文本输入法。 12． BLOCK语句适合于电路较复杂的系统，不同的块组成整个电路；元件例化语句适合于重复使用某一功能块的系统，重复部分用 PORT MAP 映像 COMPONENT语句。 13． 设计思路： 4选 1数据。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。