基于at89s51单片机信号发生器的设计

基于at89s51单片机信号发生器的设计内容摘要：

高工作频率，从而具有了更快的计算速度。 UART 串行通道。 ，不再需要像 89C51 那样外接看门狗计时器单元电路。 示器。 方案二： C8051F005 单片机是完全集成的混合信号系统级芯片，具有与 AT89S51 兼容的微控制器的内核，与 MCS51指令集完全兼容。 除了具有标准 AT89S51 的数字外设部件之外，片内还集成了数据采集和控制系统中常用的模拟部件和其他数字外设及功能部件。 方案选择：方案二中 C8051F005 芯片系统内部结构复杂，不易控制，芯片成本高，对于本系统而言利用率低， AT89S51 芯片简单易控制，成本低，性能稳定 ,因此采用方案一。 徐州工程学院毕业设计 (论文 ) 4 系统设计要求 该系统可以产生正弦波、方波、三角波 、锯齿波四种波形，并可以通过按键调节其频率和幅值，信号频率范围为： 0Hz～ 99Hz，信号幅值范围为： ～。 徐州工程学院毕业设计 (论文 ) 5 3 硬件电路的设计 系统原理 信号发生器系统主要由单片机、 D/A 转换电路、电流 /电压转换电路、按键和波形指示电路、电源等电路组成。 其工作原理为当分别每按下波形按键一次就会分别出现正弦波、方波、三角波、锯齿波，数码管会显示对应波形的频率和幅值 ,可以通过示波器显示相应的波形。 另外 ,发光二极管发光说明系统处于工作状态。 可以通过控制频率 / 幅值切换键来切换对波形频率和幅值的改变，通过控 制加、减键实现对频率或幅值的改变。 资源分配 软、硬件设计是设计中不可缺少的，为了满足功能和指标的要求，资源分配如下： 12MHZ； P2 口与第一片 DAC0832 的 DI0DI7 数据输入端相连。 P2 口用来控制 DAC0832 的输入寄存器选择信号 CS、输入寄存器写选通信号 WR1 及 DAC 寄存器写选通信 号 WR2 和数据传送信号XFER。 Ｐ 0 口与第二片 DAC0832 的 DI0DI7 数据输入端相连。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0外部必须被拉高。 单片机的选择 通过比较， AT89S51 在价格和性能方面比较合适，因此，选择了 AT89S51 作为本设计的数据处理器。 下面是有关 AT89S51 的介绍，采用 40引脚双列直插封装的 AT89S51。 AT89S51 功能特性概述 AT89S51 是一个低功耗，高性能 CMOS 8 位单片机，片内含 4k Bytes ISP(Insystem programmable)的可反复擦写 1000 次的 Flash 只读程序存储器，器件采用 ATMEL 公司的高密度、非易失性存储技术制造，兼容标准 MCS51 指令系统及 80C51 引脚结构，芯片内集成了通用 8 位中央处理器和 ISP Flash 存储单元，功能强大的微型计算机的 AT89S51 可为许多嵌入式控制应用系统提供高性价比的解决方案。 AT89S51 具有如下特点： 40 个引脚， 4k Bytes Flash 片内程序存储器， 128 bytes 的随机存取数据存储器（ RAM）， 32 个外部双向输入 /输出（ I/O）口， 5 个中断优先级， 2 层中断嵌套中断， 2 个 16 位可编程定时计数器 ,2 个全双工串行通信口，看门狗（ WDT）电路，片内时钟振荡器。 此外， AT89S51 设计和 配置了振荡频率可为 0Hz 并可通过软件设置省电模式。 空闲模式徐州工程学院毕业设计 (论文 ) 6 下， CPU 暂停工作，而 RAM 定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存 RAM 的数据，停止芯片其它功能直至外中断激活或硬件复位。 同时该芯片还具有PDIP、 TQFP 和 PLCC 等三种封装形式，以适应不同产品的需求。 AT89S51 的实物图和引脚图 AT89S51 芯片共有 40 个管脚，分为 P0、 P P P GND、 VCC 等接口，其管脚图和实物图见图 31。 图 31 AT89S51 的引脚图和实物图 芯片主要特性 8031 CPU 与 MCS51 兼容 字节可编程 FLASH 存储器 (寿命： 1000 写 /擦循环 )。 ： 0Hz24KHz。 *8 位内部 RAM。 条可编程 I/O 线。 16 位 定时器 /计数器。 个中断源。 芯片管脚说明 VCC：供电电压。 GND：接地。 P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。 当 P1 口的管脚徐州工程学院毕业设计 (论文 ) 7 第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1 口： P1 口是一个内部提供上拉 电阻的 8位双向 I/O 口， P1口缓冲器能接收输出 4TTL门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1 口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出 4 个 TTL门电流，当 P2 口被写“ 1”时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2口当用于外部程序存储器或 16 位地址外部数据存 储器进行存取时， P2 口输出地址的高八位。 在给出地址“ 1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3 口： P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4个 TTL 门电流。 当P3 口写入“ 1”后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故。 其端口引脚功能见表 31。 表 31 端口引脚功能 端口引脚 第二功能 RXD（串行输入口） TXD（串行输入口） I— N—— T—— 0— （外中断 0） I— N—— T—— 1—— （外中断 1） T0（定时 /计数器 0） T1（定时 /计数器 1） W—— R—— （外部数据存贮器写选通） R—— D—— （外部数据存贮器读选通） I/O 口作为输入口时有两种工作方式即所谓的读端口与读引脚读端口时实际上并不从外部读入数据而是把端口锁存器的内容读入到内部总线经过某种运算或变换后再写回到端 口锁存器只有读端口时才真正地把外部的数据读入到内部总线上面图中的两个三角形表示的就是输入缓冲器 CPU 将根据不同的指令分别发出读端口或读引脚信号以完成不同的操作这是由硬件自动完成的不需要我们操心，然后再实行读引脚操作否则就可能读入出错。 为什么看上面的图如果不对端口置 1 端口锁存器原来的状态有可能为 0Q端为 0Q^为 1 加到场效应管栅极的信号为 1该场效应管就导通对地呈现低阻抗 ,此时即使引脚上输入的信号为 1也会因端口的低阻抗而使信号变低使得外加的 1 信号读入后不一定是 1，若先执行置 1 操作则可以使场效应管截止引脚信号直接加 到三态缓冲器中实现正确的读入由于在输入操作时还必须附加一个准徐州工程学院毕业设计 (论文 ) 8 备动作所以这类 I/O 口被称为准双向口 89C51 的 P0/P1/P2/P3 口作为输入时都是准双向口。 接下来让我们再看另一个问题，从图中可以看出这四个端口还有一个差别，除了 P1 口外 P0、P P3 口都还有其他的功能。 RST：复位输入。 当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不变的频率周 期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE 的输出可在 SFR8EH 地址上置 0。 此时， ALE 只有在执行 MOVX， MOVC 指令时 ALE 才起作用。 另外，该引脚被略微拉高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 /PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次/PSEN 有效。 但在访问外部数据存储器时，这两次有效的 /PSEN 信号将不出现。 /EA/VPP：当 /EA 保持低电平时，则在此期间外部程序存储器（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1时， /EA 将内部锁定为 RESET；当 /EA 端保持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于施加 12V 编程电源（ VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 的晶振及其连接方法 CPU 工作时都必须有一个时钟脉冲。 有两种方式可以向 89S51 提供时钟脉冲：一是外部时钟方式，即使用外部电路向 89S51 提供时钟脉冲，见图 33(a)；二是内部时钟方式，即使用晶振由 89S51 内部电路产生时钟脉冲。 一般常用第二种方法，其电路见图 32。 图 32 89S51 的时钟脉冲 图 33 中： J 一般为石英晶体，其频率由系统需要和器件决定，在频率稳定度要求不高时也可以使用陶瓷滤波器。 C C2：使用石英晶体时， C1=C2=30（177。 10） pF 使用陶瓷滤波器时， C1=C2=40（177。 10） pF 徐州工程学院毕业设计 (论文 ) 9 AT89S51 的复位 使 CPU 开始工作的方法就是给 CPU 一个复位信号， CPU 收到复位信号后将内部特殊功能寄存器设置为规定值，并将程序计数器设置为“ 0000H”。 复位信号结束后， CPU 从程序存储器“ 0000H”处开始执行程序。 89S51 为高电平复位，一般有 3种复位方法。 接通电源时。 设置一个复位按钮，当操作者按下按钮时产生一个复位信号。 设计一个复位电路，当系统满足某一条件时自动产生一个复位信号。 最简单的上电复位和手动复位方法见图 33。 图 33 89S51 的复位电路 芯片擦除 整个 PEROM 阵列和三个锁定位的电擦除可通过正确的控制信号组合， 并保持 ALE 管脚处于低电平 10ms 来完成。 在芯片擦操作中，代码阵列全被写“ 1”且在任何非空存储字节被重复编程以前，该操作必须被执行。 此外， AT89S51 设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。 在闲置模式下， CPU 停止工作。 但 RAM，定时器，计数器，串口和中断系统仍在工作。 在掉电模式下，保存 RAM 的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。 变压电路的设计 L7805 芯片 L7805 芯片有三个管脚，分别为输入管脚、 接地管脚、输出管脚，芯片效果图见 图 34。 89S51 徐州工程学院毕业设计 (论文 ) 10 图 34 芯片效果图 ： L7805 系列是三端正电源稳压电路，它的封装形式为 TO220。 它有一系列固定的电压输出，应用非常的广泛。 每种类型由于内部电流的限制，以及过热保护和安全工作区的保护，使它基本上不会损坏。 如果能提供足够的散热片，它们就能够提供大于 的输出电流。 虽然是按照固定电压值来设计的，但是当接入适当的外部器件后，就能获得各种不同的电压和电流。 ： 最大输出电流为 输出电压为 5V 热过载保护 短路保护 输出晶体 管安全工作区保护 （ Ta=25℃）： 表 31 L7805 芯片极限参数 参数 符号 数值 单位 输入电压： （ Vo=5V to 18V） (Vo=24V) Vi 35 40 V V 结到空气热阻 Rθ JA 65 ℃ /W 结到壳热阻 Rθ JC 5 ℃ /W 工作温度 Topr 0～ +125 ℃ 贮存温度 Tstg 65～ +150 ℃ 变压电路 本系统直接由 220V 电源供电。 220V 电压初始经变压器变为 18V，即在 IN 处提供 18V 交徐州工程学院毕业设计 (论文 ) 11 流电压，然后经过 3片稳压芯片和电容的作用最终输出 5Ｖ直流电压。 变压电路见图 35。 图 35 降压电路模块 信号调节电路的设计 DA。