单片机课程设计论文-基于51单片机的ds18b20数字温度计的设计

单片机课程设计论文-基于51单片机的ds18b20数字温度计的设计内容摘要：

，用于产生固定频率的脉冲信号送给减法计数器 1；高温度系数晶振随温度变化其振荡频率明显改变，所产生的信号作为减法计数器 2 的脉冲输入。 器件中还有一个计数门，当计数门打开 时， DS18B20 就对低温度系数振荡器产生的时钟脉冲进行计数进而完成温度测量。 计数门的开启时间由高温度系数振荡器来决定，每次测量前，首先将－ 55℃所对应的一个基数分别置入减法计数器 温度寄存器中，计数器 1 和温度寄存器被预置在－ 55℃所对应的一个基数值。 减法计数器 1 对低温度系数晶振产生的脉冲信号进行减法计数，当减法计数器 1 的预置值减到 0 时，温度寄存器的值将加 1，减法计数器 1 的预置将重新被装入，减法计数器 1 重新开始对低温度系数晶振产生的脉冲信号进行计数，如此循环直到减法计数器计数到 0 时，停止温度寄存器的累加 ，此时温度寄存器中的数值就是所测温度值。 其输出用于修正减法计数器的预置值，只要计数器门仍未关闭就重复上述过程，直到温度寄存器值大致被测温度值。 另外，由于 DS18B20 单线通信功能是分时完成的，它有严格的时隙概念，因此读写时序很重要。 系统对 DS18B20 的各种操作按协议进行。 操作协议为：初使化 DS18B20（发复位脉冲）→发 ROM 功能命令→发存储器操作命令→处理数据。 由于 DS18B20 采用的“一线总线”结构，所以数据的传输与命令的通讯只要通过微处理器的一根双向 I／ o 口就可以实现。 DSl8 B20 约定在每次通信前必须对其复位，具体的复位时序如图 242 所示。 图 复位时序图 图 243 中所示， tRSTL 为主机发出的低电平信号，本文中有 AT89S52 提供， tRSTL 的最小时延为 480us ，然后释放总线，检查 DSl8B20 的返回信号，看其是否已准备接受其他操作，其中 tPDHIGH 时间最小为 15us ，最长不能超过 60us ，否则认为 DS18B20 没有中原工学院信息商务学院课程设计 10 准备好，主机应继续复位，直到检测到返回信号变为低电平为止。 表 35 DS18B20 的 ROM 操作指令 表 36 DS18B20 的存储器操作指令 主机一旦检测到 DS18B20的存在，根据 DS18B2的工作协议，就应对 ROM进行操作 ，接着对存储器操作，最后进行数据处理。 在 DS18B20中规定了 5条对 ROM的操作命令。 见表 243。 主机在发送完 ROM操作指令之后，就可以对 DS18B20内部的存储器进行操作，同样DS18B20规定了 6条操作指令。 见表 244。 DS18B20的读、写时序图见图 243。 图 DS18B20的读写时序图 2. DS18B20 的使用方法 由于 DS18B20 采用的是 1－ Wire 总线协议方式，即在一根数据线实现数据的双向传操作指令 33H 55H CCH F0H ECH 含义 读 ROM 匹配 ROM 跳过 ROM 搜索 ROM 报警搜索 ROM 操作指令 4EH BEH 48H 44H D8H B4H 含义 写 读 内部复制 温度转换 重新调出 读电源 中原工学院信息商务学院课程设计 11 输，而对 AT89S51 单片机来说，硬件上并不支持单总线协议， 因此，我们必须采用软件的方法来模拟单总线的协议时序来完成对 DS18B20 芯片的访问。 由于 DS18B20 是在一根 I/O 线上读写数据，因此，对读写的数据位有着严格的时序要求。 DS18B20 有严格的通信协议来保证各位数据传输的正确性和完整性。 该协议定义了几种信号的时序：初始化时序、读时序、写时序。 所有时序都是将 图 DS18B20 的复位时序 图 DS18B20 的读时序 图 DS18B20 的写时序 主机作为主设备，单总线器件作为从设备。 而每一次命令和数据的传输都是从 主机中原工学院信息商务学院课程设计 12 主动启动写时序开始，如果要求单总线器件回送数据，在进行写命令后，主机需启动读时序完成数据接收。 数据和命令的传输都是低位在先。 对于 DS18B20 的读时序分为读 0 时序和读 1 时序两个过程。 对于 DS18B20 的读时隙是从主机把单总线拉低之后，在 15 秒之内就得释放单总线，以让 DS18B20 把数据传输到单总线上。 DS18B20 在完成一个读时序过程，至少需要 60us才能完成。 DS18B20 的写时序 ， 对于 DS18B20 的写时序仍然分为写 0 时序和写 1 时序两个过程 ， 对于 DS18B20 写 0 时序和写 1 时 序的要求不同，当要写 0 时序时，单总线要被拉低至少60us，保证 DS18B20 能够在 15us 到 45us 之间能够正确地采样 IO 总线上的 “0” 电平，当要写 1 时序时，单总线被拉低之后，在 15us 之内就得释放单线 AT89S52 单片机介绍 1. AT89S52 的主要性能 与 MCS51 单片机产品兼 容， 8K 字节在系统可编程 Flash 存储器、 1000 次擦写周期、 全静态操作： 0Hz～ 33Hz 、三级加密程序存储器 、 32 个可编程 I/O 口线 、三个 16 位定时器 /计数器 八个中断源 、全双工 UART 串行通 道、 低功耗空闲和掉电模式 、掉电后中断可唤醒 、看门狗定时器 、双数据指针 、掉电标识符。 2. AT89S52 的功能特性 AT89S52 是一种低功耗、高性能 CMOS8 位微控制器，具有 8K 在系统可编程 Flash 存储器。 使用 Atmel 公司高密度非易失性存储器技术制造，与工业 80C51 产品指令和引脚完 全兼容。 片上 Flash 允许程序存储器在系统可编程，亦适于 常规编程器。 在单芯片上，拥有灵巧的 8 位 CPU 和在系统 可编程 Flash，使得 AT89S52 为众多嵌入式控制应用系统提 供高灵活、超有效的 解决方案。 AT89S52 具有以下标准功能： 8k 字节 Flash，256 字节 RAM， 32 位 I/O 口线，看门狗定时器， 2 个数据指针，三个 16 位 定时器 /计数器，一个 6 向量 2 级中断结构，全双工串行口， 片内晶振及时钟电路。 另外， AT89S52 可降至 0Hz 静态逻辑操作，支持 2 种软件可选择节电模式。 空闲模式下， CPU 停止工作，允许 RAM、定时器 /计数器、串口、中断继续工 作。 掉电保护方式下， RAM 内容被保存，振荡器被冻结， 单片机一切工作停止，直到下一个中断或硬件复位为止。 8 位微控制器 8K 字节在 系统可编程 Flash AT89S52 P0 口： P0 口是一个 8 位漏极开路的双向 I/O 口。 作为输出口，每位能驱动 8 个 TTL逻辑电平。 对 P0 端口写 “1”时，引脚用作高阻抗输入。 中原工学院信息商务学院课程设计 13 当访问外部程序和数据存储器时， P0 口也被作为低 8 位地址 /数据复用。 在这种模式下， P0 具有内部上拉电阻。 在 flash 编程时， P0 口也用来接收指令字节；在程序校验时，输出指令字节。 程序校验 时，需要外部上拉电阻。 P1 口： P1 口是一个具有内部上拉电阻的 8 位双向 I/O 口， P1 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P1 端口写 “1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（ IIL）。 此外， 和 分别作定时器 /计数器 2 的外部计数输入（ ）和时器 /计数器 2 的触发输入（ ），具体如下表所示。 在 flash 编程和校验时， P1 口接收低 8 位地址字节。 引脚号第二功能 T2（定时器 /计数器 T2 的外部计数输入），时钟输出 T2EX（定时器 /计数器 T2 的捕捉 /重载触发信号和方向控制） MOSI（在系统编程用） MISO（在系统编程用） SCK（在系统编程用） P2 口： P2 口是一个具有内部上拉电阻的 8 位双向 I/O 口， P2 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P2 端口写 “1”时，内部上拉电阻把端口拉高，此时可以作为输入 口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（ IIL）。 在访问外部程序存储器或用 16 位地址读取外部数据存储器（例如执行 MOVX @DPTR） 时， P2 口送出高八位地址。 在这种应用中， P2 口使用很强的内 部上拉发送 1。 在使用 8位地址（如 MOVX @RI）访问外部数据存储器时， P2 口输出 P2 锁存器的内容。 在 flash 编程和校验时， P2 口也接收高 8 位地址字节和一些控制信号。 P3 口： P3 口是一个具有内部上拉电阻的 8 位双向 I/O 口， p2 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P3 端口写 “1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（ IIL）。 P3口亦作为 AT89S52 特殊功能（第二功能）使用，如下所示。 在 flash 编程和校验时， P3口也接收一些控制信号。 端口引脚 第二功能 RXD(串行输入口 ) 中原工学院信息商务学院课程设计 14 TXD(串行输出口 ) INT0(外中断 0) INT1(外中断 1) T0(定时 /计数器 0) T1(定时 /计数器 1) WR(外部数据存储器写选通 ) RD(外部数据存储器读选通 ) 此外， P3 口还接收一些用于 FLASH 闪存编程和程序校验的控制信号。 RST——复位输入。 当振荡器工作时， RST 引脚出现两个机器周期以上高 电平将是单片机复位。 ALE/PROG——当访问外部程序存储器或数据存储器时， ALE（地址锁存允许）输出脉冲用于锁存地址的低 8 位字节。 一般情况下， ALE 仍以时钟振荡频率的 1/6 输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。 要注意的是：每当访问外部数据存储器时将跳过一个 ALE 脉冲。 对 FLASH 存储器编程期间，该引脚还用于输入编程脉冲（ PROG）。 如有必要，可通过对特殊功能寄存器（ SFR）区中的 8EH 单元的 D0 位置位，可禁止 ALE 操作。 该位置位后，只有一条 MOVX 和 MOVC 指令才能将 ALE 激活。 此 外，该引脚会被微弱拉高，单片机执行外部程序时，应设置 ALE 禁止位无效。 PSEN——程序储存允许（ PSEN）输出是外部程序存储器的读选通信号，当 AT89C52由外部程序存储器取指令（或数据）时，每个机器周期两次 PSEN 有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次 PSEN 信号。 EA/VPP—— 外部访问 允许， 欲使 CPU 仅 访问外部 程序存 储器（地 址为0000HFFFFH）， EA 端必须保持低电平（接地）。 需注意的是：如果加密位 LB1 被编程，复位时内部会锁存 EA 端状态。 如 EA 端为高电平（接 Vcc 端）， CPU 则执行内部程序存储器的指令。