毕业论文：基于51单片机的语音电子时钟系统

毕业论文：基于51单片机的语音电子时钟系统内容摘要：

接与总线相连。 当三态允许控制端 OE 为低电平时， 为正常逻辑状态，可用来驱动负载或总线。 当 OE 为高电平时， 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。 当锁存允许端 LE 为高电平时， O 随数据 D 而变。 当 LE 为低电平时， O 被锁存在已建立的数据电平。 当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV 图 212 音乐打铃电路硬件图 音乐打铃模块工作原理 其中与语音芯片 2 脚连接的 口起着开关的作用，控制 HY1 语音芯片的工作，而且 HY1 音乐集 成电路内存一首乐曲。 当触发端受脉冲触发后立即输出音乐信号，乐曲程序结束时工作自行停止。 当触发端与触发电平相连时，电路反复呜奏，直到脱离触发电平且正常演奏的乐曲程序结束后才自行停止。 电路内设有前置放大器和功放，使用灵活，可直接驱动扬声器，也可以从前置放大器引出端驱动电蜂呜器。 首先将长江学院的作息时间存储到单片机 AT89C51 的几个位地址中，通过不断的提取 DS1302 的时间，利用软件的方式将其时间与存储的时间进行对比，如果该时间为作息时间则 脚置 1，打开语音芯片，蜂鸣器立即输出音乐信号播放乐曲；如果该时 间不是作息时间则继续提取时间与之对比，不断重复查询作息时间这一操作，以实现依照作息时间表来控制语音芯片的工作。 HY1 系列语音芯片 1 功能特性描述 HY1 系列音乐集成电路是一种大规模 CMOS 集成电路。 该电路将包括前置放大器和功率放大器在内的所有电路用 CMOS 技术集成在一块。 HY1 系列音乐集成电路具有驱动能力大和输出端运用灵活的特点。 该系列产品外围元件少，耗电省，且应用灵活，适用于门铃、玩具、各种呼叫及报警装置。 2 工作原理 HY1 系列音乐芯片外部引脚如图 213 所示： 图 213 HY1 系列音乐芯片外部引脚图 在芯片上已焊接一个 68K 的电阻，其中 5 脚为功率输出端，能直接驱动扬声器。 3 脚为前置放大器的输出端，可用于推动压电蜂鸣器工作或推动半导体三极管。 当用正脉冲触发端 2 脚触发端时，它便会自动演奏乐曲。 AT89C51 的外设电路 AT89C51 单片机 1 功能特性描述 AT89C51 是美国 ATMEL 公司生产的低电压，高性能 CMOS8 位单片机，片内含4K 的可反复擦写的只读程序存储器和 128B 的随机存取数据存储器，器件采用ATMEL 公司的高密度、 非易失性存储技术生产，兼容标准 MCS51 指令系统，片内置通用 8 位中央处理器和 Flash 存储单元，功能强大 AT89C51 单片机可灵活应用于各种控制领域。 AT89C51 提供以下标准功能： 4K 字节 Flash 闪存储器， 128 字节内部 RAM，31 个 I/O 口线，两个 16 位定时 /计数器，一个 5 向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。 （其内部结构如图 214 所示）同时，AT89C51 可降至 0Hz 的静态逻辑操作，并支持两种软件可选的节电工作模式。 空闲方式停止 CPU 的工作，但允许 RAM，定时 /计数器， 串行通信口及中断系统继续工作。 掉电方式保存 RAM 中的内容，但振荡器停止工作并禁止其他所有部件工作直到下一个硬件复位。 图 214 AT89C51 内部结构图 主要性能参数： ??与 MCS51 产品指令系统完全兼容。 ??4K 字节可重擦写 Flash 闪存储器。 ??1000 次擦写周期。 ??全静态操作： 0Hz~24Hz。 ??三级加密程序存储器。 ??128 8 字节内部 RAM。 ??32 个可编程 I/O 口线。 ??2 个 16 位定时 /计数器。 ??6 个中断源。 ??可编程串行 UART 通道。 ??低功耗空闲和掉电模式。 2 管脚描述 AT89C51 单片机采用 40 只引脚的双列直插封装方式。 引脚主要包括电源的引脚、外接晶体的引脚、 4 跳控制或与其他电源复用的引脚、 31 条 I/O 引脚。 引脚按其功能可分为 3 类： ??主电源引脚（ Vcc、 GND）和时钟引脚（ XTAL XTAL2）。 ??控制引脚，包括 RST、 /PSEN、 ALE/PROG、 /EA/VPP。 ??接口引脚 AT89C51 单片机的引脚具有以下特点：单 片机功能多但引脚较少， I/O 接口线不是全部用于用户 I/O 接口线，许多引脚都具有双重功能。 这种双重功能的设置为单片机实现系统扩展奠定了基础。 使单片机对外呈现 3 总线形式，即由 PP0 口构成外部存储器 16 位地址线，由 P0 口分时复用为数据总线，由 ALE 、/PSEN 、 RST 、 /EA 与 P3 口中的 /INTO、 /INT T0、 T /WR 、 /RD 共 10 个引脚组成控制总线，如图 215 所示： 图 215 AT89C51 单片机的对外总线结构 管脚说明： ??Vcc：接 +5V 电源正端。 ??GND：接 +5V 电源地端。 ??XTAL1：接外部石英晶体的一端。 在单片机内部，它是一个反相放大器的输入端， 这个放大器构成了片内振荡器。 当采用外部时钟事，对于 HMOS 单片机，该引脚接地；对于 CHMOS 单片机，该引脚作为外部振荡信号的输入端。 ??XTAL2：接外部石英晶体的另一端。 在单片机内部，接至上述振荡器的反相放大器的输出端。 采用外部振荡器时，对 CHMOS 单片机 ,该引脚接收振荡器的 信号，即把此信号直接接到内部时钟发生器的输入端；对 CHMOS 单片机此引脚应悬空。 ??RST:复位输入。 当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE 的输出可在 SFR8EH 地址上置 0。 此时， ALE只有在执行 MOVX， MOVC 指令是 ALE 才起作用。 另 外，该引脚被略微拉高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 ??/PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次 /PSEN 有效。 但在访问外部数据存储器时，这两次有效的 /PSEN信号将不出现。 ??/EA/VPP ：当 /EA 保持 低 电 平时 ， 则在 此 期 间外 部 程 序存 储 器（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1 时， /EA 将内部锁定为 RESET；当 /EA 端保持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于施加 12V 编程电源（ VPP）。 ??P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。 当 P0 口的管脚第一次写 1 时，被定义为高阻 输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地址的低八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 ??P1 口： P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的 缘故。 在 FLASH编程和校验时， P1 口作为低八位地址接收。 ??P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出 4 个 TTL 门电流，当 P2 口被写“ 1”时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址“ 1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2 口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 ??P3 口： P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个TTL 门电流。 当 P3 口写入“ 1”后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些特殊功能口，如表 24 所示： 时钟电。