数字电子技术课程设计秒表设计制作任务书

数字电子技术课程设计秒表设计制作任务书内容摘要：

单稳态触发器在电子秒表中的职能是为计数器提供清零信号。 时钟发生器 设计 图 1 中单元Ⅲ为用 555定时器构成的多谐振荡器，是一种性能较 8 好的时钟源。 调节电位器 RW ，使在输出端 3 获得频率为 50HZ的矩形波信号，当基本 RS 触发器 Q＝ 1 时，门 5开启，此时 50HZ 脉冲信号通过门 5 作为计数脉冲加于计数器①的计数输入 端 CP2。 图 2 单稳态触发器波形图 图 3 74LS90 引脚排列 计数及译码显示 设计 二 — 五 — 十 进制加法计数器 74LS90 构成电子秒表的计数单元，如图 1 中单元 Ⅳ 所示。 其中计数器 ① 接成五进制形式，对频率为50HZ 的时钟脉冲进行五分频，在输出端 QD 取得周期为 的矩形脉冲，作为计数器 ② 的时钟输入。 计数器 ② 及计数器 ③ 接成 8421 码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示 ～ 秒； 1～ 秒计时。 注：集成异步计数器 74LS90 74LS90 是异步二 — 五 — 十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。 图 3 为 74LS90引脚排列，表 4 为功能表。 通过不同的连接方式， 74LS90 可以实现 9 四种不同的逻辑功能；而且还可借助 R0(1)、 R0(2)对计数器清零，借助 S9(1)、 S9(2)将计数器置 9。 其具体功能详述如下： (1)计数脉冲从 CP1输入， QA 作为输出端，为二进制计数器。 (2) 计数脉冲从 CP2 输入， QDQCQB 作为输出端，为异步五进制加法计数器。 (3) 若将 CP2 和 QA 相连，计数脉冲由 CP1 输入， QD、 QC、 QB、 QA 作为输出端，则构成异步 8421码十进制加法计数器。 (4) 若将 CP1 与 QD 相连，计数脉冲由 CP2 输入， QA、 QD、 QC、 QB 作为输出端，则构成异步 5421码十进制加法计数器。 (5) 清零、置 9 功能。 a）异步清零 当 R0(1)、 R0(2)均为“ 1”； S9(1)、 S9(2)中有“ 0”时，实现异步清零功能，即 QDQCQBQA＝ 0000。 b）置 9 功能 当 S9(1)、 S9(2)均为“ 1”； R0(1)、 R0(2)中有“ 0”时，实现置9 功能，即 QDQCQBQA＝ 1001。 输 入 输 出 功 能 清 0 置 9 时 钟 QD QC QB QA R0(1) R0(2) S9(1) S9(2) CP1 CP2 1 1 0 0 0 0 0 0 清 0 0 0 1 1 1 0 0 1 置 9 0 0 0 0 ↓ 1 QA 输 出 二进制计数 1 ↓ QD QC QB 输出 五进制计数 ↓ QA QD QC QB QA输出 8421BCD 码 十进制计数 10 QD ↓ QA QD QC QB输出 5421BCD 码 十进制计数 1 1 不 变 保 持 图 4 第四章 硬件的设计 PCB 的设计 绘制电路 PCB一波三折，花去了我们好多时间。 让我感触最深 的就是在用 PROTEL 绘制电路原理图时，你一定要搞清楚元件放在哪个元件库，要知 道它的封装，不然做起来很麻烦。 在我们绘制原理图的过程中，发现了好多要用的元件和 PROTEL 上元件库上的元件根本不一样，这过程中最复杂的就是画 PCB 了，因为封装的问题，我们画时都有错误，无法导入网络表。 在和同组的同学经过努力细心的找课本，上网查资料，最后终于把错误一一解决，最终画出的原理图和PCB 图如附录 附录图 2。 下面是通过通过尝试和查资料总结华 PCB 的一些方法规则 ： 11 在任何设计中， PCB 板的物理设计都是最后一个环节 ,此过程非常重要，关系到整个设计的外观是否好看。 如果设计方法不当， PCB可能会造成电子秒 表参数的精确性，比如数码管显示有缺损段码、读数不正确等。 以下针对各个步骤中所需注意的事项进行分析：从原理图到PCB 的设计流程：建立元件参数－ 导入原理网络表 设计参数设置手工布局 手工布线 验证设计－ 复查 CAM 输出。 参数设置相邻导线间距必须能满足电气安全要求，而且为了便于操作和生产，间距也应尽量宽些。 最小间距至少要能适合承受的电压 ,在布线密度较低时，信号线的间距可适当地加大。