基于单片机的电子时钟设计与应用

基于单片机的电子时钟设计与应用内容摘要：

将通用的微处理器和 Flash 存储器结合在一起，特别是可反复擦写的 Flash 存储器可有效地降低开发成本。 单片机的基本结构 MCS52 单片机内部结构 8052 单片机包含中央处理器、程序存储器 (ROM)、数据存储器 (RAM)、定时 /计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线和控制总线等三大总线，现在我们分别加以说明： 中央处理器 中央处理器 (CPU)是整个单片机的核心部件，是 8 位数据宽度的处理器，能处理基于单片机的电子时钟设计与应用 11 8 位二进制数据或代码， CPU 负责控制、指挥和调度整个单元系统协调的工作，完成运算和控制输入输出功能等操作。 数据存储器 (RAM) 8052 内部有 128 个 8 位用户数据存储单元和 128 个专用寄存器单元，它们是统一编址的，专用寄存器只能用于存放控制指令数据，用户只能访问，而不能用于存放用户数据，所以，用户能使用的 RAM 只有 128 个，可存放读写的数据，运算的中间结果或用户定义的字型表。 图 21 单片机 8052 的内部 结构 程序存储器 (ROM)： 8052 共有 4096 个 8 位掩膜 ROM，用于存放用户程序，原始数据或表格。 定时 /计数器 (ROM)： 8052 有两个 16 位的可编程定时 /计数器，以实现定时或计数产生中断用于控制程序转向。 并行输入输出 (I/O)口 8052 共有 4 组 8 位 I/O 口 (P0、 P P2 或 P3)，用于对外部数据的传输。 全双工串行口： 8052 内置一个全双工串行通信口，用于与其它设备间的串行数据传送，该串行口既可以用作异步通信收发器，也可以当同步移位器使用。 基于单片机的电子时钟设计与应用 12 中断系统： 8052 具备较完善的中断功能，有两 个外中断、两个定时 /计数器中断和一个串行中断，可满足不同的控制要求，并具有 2 级的优先级别选择。 时钟电路： 8052内置最高频率达 12MHz的时钟电路，用于产生整个单片机运行的脉冲时序，但 8052 单片机需外置振荡电容。 单片机的结构有两种类型，一种是程序存储器和数据存储器分开的形式，即哈佛 (Harvard)结构，另一种是采用通用计算机广泛使用的程序存储器与数据存储器合二为一的结构，即普林斯顿 (Princeton)结构。 INTEL 的 MCS52 系列单片机采用的是哈佛结构的形式，而后续产品 16 位的 MCS96 系 列单片机则采用普林斯顿结构。 下图是 MCS52 系列单片机的内部结构示意图。 图 22 MCS52 系列单片机的内部结构 MCS52 的引脚说明： MCS52 系列单片机中的 803 8051 及 8751 均采用 40Pin 封装的双列直接 DIP结构，右图是它们的引脚配置， 40 个引脚中，正电源和地线两根，外置石英振荡器的时钟线两根， 4 组 8 位共 32 个 I/O 口，中断口线与 P3 口线复用。 现在我们对这些基于单片机的电子时钟设计与应用 13 引脚的功能加以说明： MCS51 的引脚说明： MCS52 系列单片机中的 803 8051 及 8751 均采用 40Pin 封装的双列直接 DIP结构，右图是它们的引脚配置， 40 个引脚中，正电源和地线两根，外置石英振荡器的时钟线两根， 4 组 8 位共 32 个 I/O 口，中断口线与 P3 口线复用。 现在我们对这些引脚的功能加以说明： 图 23 单片机的引脚图 Pin9:RESET/Vpd 复位信号复用脚，当 8052 通电，时钟电路开始工作，在 RESET引脚上出现 24 个时 钟周期以上的高电平，系统即初始复位。 初始化后，程序计数器PC 指向 0000H， P0P3 输出口全部为高电平，堆栈指 针 写入 07H，其它专用寄存器被清 “0”。 RESET 由高电平下降为低电平后，系统即从 0000H 地址开始执行程序。 然而，初始复位不改变 RAM（包括工作寄存器 R0R7）的状态， 8052 的初始态。 8051 的复位方式可以是自动复位，也可以是手动复位。 此外， RESET/Vpd 还是一复用脚， Vcc 掉电其间，此脚可接上备用电源，以保证单片机内部 RAM 的数据不丢失。 基于单片机的电子时钟设计与应用 14 图 25 内部和外部时钟方式图 Pin30:ALE/ 当访问外部程序器时， ALE(地址锁存 )的输出用于锁存地址的低位字节。 而访问内部程序存储器时， ALE 端将有一个 1/6 时钟频率的正脉冲信号，这个信号可以用于识别单片机是否工作，也可以当作一个时钟向外输出。 更有一个特点，当访问外部程序存储器， ALE 会跳过一个脉冲。 如果单片机是 EPROM，在编程其间， 将用于输入编程脉冲。 Pin29: 当访问外部程序存储器时，此脚输出负脉冲选通信号， PC 的 16 位地址数据将出现在 P0 和 P2 口上，外部程 序存储器则把指令数据放到 P0 口上，由 CPU读入并执行。 Pin31:EA/Vpp 程序存储器的内外部选通线， 8051 和 8751 单片机，内置有 4kB的程序存储器，当 EA 为高电平并且程序地址小于 4kB 时，读取内部程序存储器指令数据，而超过 4kB 地址则读取外部指令数据。 如 EA 为低电平，则不管地址大小，一律读取外部程序存储器指令。 显然，对内部无程序存储器的 8031,EA 端必须接地。 总体设计 系统说明 利用单片机（ AT89S52）制作简易电子时钟，由 八 个 LED 数码管分别显示小时十位、小时个位、 一横、 分钟十位、分钟个位、 一横、 秒钟十位、秒钟个位，还有基于单片机的电子时钟设计与应用 15 年月日的十位和个位。 位选芯片 74HC138 控制 八 个数码管的亮灭， 四 个按键用于时间调整 ，设置定时，当定时时间到时， LED 流水灯闪烁，蜂鸣器响。 系统框图 图 31 显示部分 控制部分 单片机（ AT89S52） 按键 S S S S6 复位电路 电源部分 直流电源 5V 8 个七段共阴极数码管 显示秒，分钟及小时位 1 个 74HC138 位选芯片和1 个 74HC573 段选芯片 8 个共阴极发光二极管 基于单片机的电子时钟设计与应用 16 模块设计 电源部分 图 32 如图 32 所示，从外部引入 5V 的直流电，为单片机、复位电路提供电源。 基于单片机的电子时钟设计与应用 17 复位电路 图 33 单片机 复位电路主要有四种类型：（ 1）微分型复位电路；（ 2）积分型复位电路；（ 3）比较器型复位电路；（ 4） 看门狗 型复位电路。 本设计用的是微分型复位电路，常用的上电复位方式。 在加电时，复位电路通过电 容加给 RST 端一个短暂的高电平信号，此高电平信号随 着 Vcc 对电容的充电过程而逐渐回落，即 RST 端的高电平持续时间取决于电容的充电时间。 为了保证系统能够可靠地复位， RST 端的高电平信号必须维持足够长的时间。 上电时， Vcc 的上升时间约为 10ms，而振荡器的起振时间取决于振荡频率，如 晶振 频率为 10MHz，起振时间为 1ms；晶振频率为1MHz，起振时间则为 10ms。 在图中，当 Vcc 掉电时，必然会使 RST 端电压迅速下降到 0V 以下，但是，由 于内部电路的限制作用，这个负电压将不会对器件产生损害。 另外，在复位期间，端口引脚处于随机状态，复位后，系统将端口置为全 “l”态。 如果系统在上电时得不到有效的复位，则程序 计数器 PC 将得不到一个合适的初值，因此， CPU 可能会从一个未被定义的位置开始执行程序。 基于单片机的电子时钟设计与应用 18 程序下载接口 图 34 如图 34 所示，由 AT89S ISP 构成的 一 排十针下载口，板图上有一个小方框，为1 号引角；下载线的凸口为正方向，凸口的右侧边的第一个插孔为 1 号引角。 位选部分 图 35 图 35 为位选电路， 74HC138 译码器可接受 3 位二进制加权地址输入（ A0, A1和 A2），并当使能时，提供 8 个互斥的低有效输出（ Y0 至 Y7）。 74HC138 特有 3个使能输入端：两个低有效（ E1 和 E2）和一个高有效（ E3）。 除非 E1 和 E2 置低且 E3 置高，否则 74HC138 将保持所有输出为高。 当 P2 口为 0 时，第一个数码管亮，当 P2 为 1 时，第二个数码管亮， 以此类推，当 P2 口为 7 时，第八个数码管亮。 基于单片机的电子时钟设计与应用 19 段选部分 图 36 图 36 是一个段选的引脚图，主要有锁存器 74HC573 组成。 数码管的连接电路 图 37 图 37 为 数 码 管 的 引 脚 图 ， 每 位 的 段（ a,b,c,d,e,f,g,dp）分别与 1 个 8 位的锁存器输出相连，由 AT89S52 控制组合 0－ 9 十个数据，如令其显示 1 则b,c 引脚（即 2， 3 引脚）送高电平，此时数码管显示 1。 由于各位的段码线并联， 8 位 I/O 口输出段码对各个显示位来说都是相同的。 基于单片机的电子时钟设计与应用 20 LED 流水灯部分 图 38 图 38 为 LED 流水灯 的 引脚图，由八个共阴极的发光二极管组成，当 P1 口为低电平时发光管将会发光。 蜂鸣器部分 图 49 图 49 为蜂鸣器引脚图。 当 P1^6 为高电平时，蜂鸣器响。 基于单片机的电子时钟设计与应用 21 控制部分 图 310 AT89S52 是美国 ATMEL 公司生产的低功耗，高性能 CMOS 8 位单片机，片内含 8K bytes 的可系统编程的 Flash只读程序存储器，器件采用 ATMEL公司的高密度，非易失性存储技术生产，兼容标准 8051 指令系统及引脚。 AT89S52 提供以下标准功能： 8K 字节 Flash 闪速存储器， 128 字节内部 RAM， 32I/O 口线，看门狗（ WDT），两个数据指针，两个 16 位定时 /计数器，一个 5 向量两级中断结 构，一个全双工串行通信口，片内振荡器及时钟电路。 如图 310 所示， AT89S52 有 40 引脚，双列直插（ DIP）封装，所用引脚功能如下： 1. VCC —— 运行时加＋ 5V 2. GND —— 接地 3. XTAL1 —— 振荡器反相放大器及内部时钟发生器的输入端 4. XTAL2 —— 振荡器反相放大器的输出端 5. RST —— 复位输入，高电平有效，在晶振工作时，在 RST 引脚上作用 2个机器周期以上的高电平，将使单片机复位。 WDT 溢出将使该引脚输出高电基于单片机的电子时钟设计与应用 22 平，设置 SFT AUXR 的 DISRTO 位（地址 8EH）可打 开或关闭该功能。 DISRTO位缺省为 RESET 输出高电平打开状态。 6. EA/VPP —— 片外程序存储器访问允许信号。 欲使 CPU 仅访问外部程序存储器（地址为 0000HFFFFH）， EA 端必须保持低电平（接地），如果 EA 端为高电平（接 Vcc 端）， CPU 则执行内部程序存储器中的指令。 7. P1 口 ,P2 口 —— P1， P2 是一组带内部上拉电阻的 8 位双向 I/O 口。 运行时通过P1 口控制驱动电路的工作，将数据送到数码管，显示相应的段码，为了达到减少功耗或满足端口对最大电流的限制，应加上一限流电阻。 —— 口控制数 码管的位选，使六个数码管轮流显示数据，等于 1 时位选三极管导通，等于 0 时位选三极管截。