基于at89c52的频率计设计毕业设计论文

基于at89c52的频率计设计毕业设计论文内容摘要：

K9 0 1 8 1NP N9 0 1 8 2NP NC1( 1 ) 图 32 放大电路 波形变换和整形电路 为了把要检测的正弦波、三角波、方波等各种波形的正负交替的信号波形变换成可被单片机接受的 TTL/CMOS兼容信号。 采用数字芯片（ 74HC00）。 数字芯片（ 74HC00)是 TTL2输入端四与非门，高电平 4V，低电平 1V。 其引脚功能如表31所示。 74HC00功能表，如图表 32所示。 其引脚图如图 33 表 31 74HC00引脚功能说明 引脚名称 说明 引脚名称 说明 引脚名称 说明 1A4A 输入端 1Y4Y 输出端 GND 地 1B4B 输入端 VCC 电源 表 32 74HC00功能表 Y=AB 输入 输出 输入 输出 A B Y H L H L L H H H L L H H 石家庄 经济学院本科生毕业设计 8 图 33 74HC00引脚图 74HC00在转换过程中有正反馈作用，可以将边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号。 在数字系统中，矩形脉冲经传输后往往会发生畸变。 引起畸变的原因主要有两个方面：一是由干扰信号引起的；二是由传输线路引起的。 前一种比较普遍。 后一种当传输线上电容 较大，波形的上升沿和下降沿明显变坏。 也可能由于传输线较长引起振荡现象；还有可能信号上出现附加的噪声。 这些都将严重影响到矩形脉冲的实际效果。 74HC00芯片可以很好地解决这些问题，得到比较理想的矩形脉冲波形。 其电路如图 34所示。 在实际应用中，仅仅用到一个与非门，它的 1脚接高电平， 2脚接通过放大作用放大的输入信号， 3脚输出高低电平的数字信号，实现波形的变换和整形。 高低电平输出信号放大输入信号高电平1237 4 H C 0 07 4 HC 0 0L11 0 0 u hC31 0 4+5 图 34 波形变换和整形电路 闸门时基电路 为了对数字信号的控制，采用数字芯片（ 74LS08）。 74LS08是两输入端四与门 ，其管脚如图 35，其功能表如表 33。 石家庄 经济学院本科生毕业设计 9 表 33 74LS08功能表 Y=AB 输入 输出 A B Y L L L L H L H L L H H H 图 35 74LS08引脚图 在实际应用中，只用到其中的一个与门，它的 1脚接 74HC00的输出信号， 2脚接到单片机的 ,2脚的电平是高还是低，取决与单片机。 当 2脚是低电平时，无论 74HC00输出的是高电平，还是低电平，在 74LS08的 3脚都没有信号输出；当 2脚是高电平时，从 74HC00的3脚出来的信号就通过 74LS08的 1脚传送到 3脚，然后进入下一个控制电路。 芯片 74LS08在电路中起到一个开关的作用，只有在高电平有效时，才能进行信号的传输，起到控制的作用。 低电平时，则无效。 其在电路中的应用如图 36。 有效信号高低电平数字信号放大输入信号高电平P 3 .11237 4 L S 0 87 4 L S 0 81237 4 H C 0 07 4 H C 0 0 图 36 闸门时基电路 分频电路 为了扩展单片机的频率测量范围实现宽频的目地，也为了实现单片机频率测量和周期测量的使用统一的输入信号。 采用数字芯片 74LS393。 74LS393是双 4位二进制计数器。 采石家庄 经济学院本科生毕业设计 10 用两个芯片接成级联的方式，组成一个 8位二进制计数器，同时也是分频比为 256的分频器，然后将它 们接入单片机的 P1口。 计数时序如表 34。 表 34 74LS393的计数时序 计数 输出 Qd Qc Qb Qa 0 L L L L 1 L L L H 2 L L H L 3 L L H H 4 L H L L 5 L H L H 6 L H H L 7 L H H H 8 H L L L 9 H L L H 10 H L H L 11 H L H H 12 H H L L 13 H H L H 14 H H H L 15 H H H H 74LS393是具有 独立时钟的双 4位二进制计数器，每个计数器都有直接清除，有效提高系统密度，缓冲输出减小集电极转换的可能性。 每个计数器又有个清除输入和一个时钟输入。 由于每个计数级都有并行输出，所以系统定时信号可以获得输入计数频率的任何因子。 74LS393的最大计数速率可达 50MHz，与 AT89C52内的 T0组成 24位的计数器，其最大计数值为 242 1=16777215，分辨率将大大提高。 其分频电路如图 37。 另外，采用 74LS393的好处还在于它的清零端口可以与单片机的一个引脚相连， 通过对单片机软件编程实现分频器 74LS393的自动清零和重新计数，就不再需要硬件电路来实现，简化了电路的设计。 74LS393A引脚 1连接由 74LS08的 3脚，作为信号输入。 2脚与 74LS393B的 2脚相连接到单片机的 ，作为输入。 74LS393B的 1脚接到 74LS393A的引脚 6，由74LS393A的 6脚提供时钟信号。 74LS393的输出端口分别连接到单片机的 P0口上作为输入。 石家庄 经济学院本科生毕业设计 11 信号输入P 1 .0P 1 .1P 1 .2P 1 .3P 1 .4P 1 .5P 1 .6P 1 .7INT1T0CL K1Q03Q14Q25Q36MR27 4 L S 3 9 3 A7 4 L S 3 9 3CL K1Q03Q14Q25Q36MR27 4 L S 3 9 3 B7 4 L S 3 9 3R 1 08 2 0R 1 18 2 0R 1 28 2 0R 1 38 2 0R 1 48 2 0R 1 58 2 0R 1 68 2 0R98 2 0 图 37 分频电路 最小系统 AT89C52 频率测量电路选用 AT89C52 作为频 率计的信号处理核心。 在众多的单片机系列中，AT89C52 是一种低功耗、高性能 CMOS8 位微控制器，具有 8K 在系列可编程 Flash 存储器。 在单芯片上，拥有灵巧的 8 位 CPU 和在系统可编程 Flash，使得 AT89C52 为众多嵌入式控制应用系统提供高灵活、超高效的解决方案。 AT89C52 的管脚如图 38。 石家庄 经济学院本科生毕业设计 12 频率测量电路选用 AT89C52 作为频率计的信号处理核心。 AT89C52 包含 2 个 16 位定时 /计数器、 1个具有同步移位寄存器方式的串行输入 /输出口和 8K 8位片内 FLASH 程序存储器。 16位定时 /计数器用于实现待测信号的频率测量或者待测信号的周期测量。 同步移位寄存器方式的串行输入 /输出口用于把测量结果送到显示电路。 8K 8位片内 FLASH 程序存储器用于放置系统软件。 32个 I/O口线使单片机外围能最大可能的扩展。 另外引脚在程序控制下有第二功能，可供设计者灵活选择。 如当需要系统扩展时，则数据线和地址线低8位分时复用通道 P0口，地址高 8位和其他信号可合用通道 P2口，功能变换和选择由相应的指令完成。 单片机 I/O引脚一线多功能的特点方便了用户的设计，在组成系统时可自选择。 图 38 AT89C52管脚图 P1口设置为接收数据端口，通过分频器 74LS393分频后依次接到 P1口的 8个引脚。 P2口的各引脚接到 74LS06的输入端，用于位驱动； P3口设置为第二功能。 开启； ； ； 用于定时。 将 P0口和 P2口设置为发送数据端口。 单片机复位端（ RST）可采用采用外部手动复位，实际操作也很方便。 P0 口： P0 口是一个 8位漏级开路的双向 I/O 口。 作为输出口，每位能驱动 8 个 TTL逻辑电平。 对 P0 口端口写“ 1”时，引脚作高阻抗 输入。 当访问外部程序和数据存储器时，P0口也被作为低 8 位地址 /数据复用。 在这种模式下， P0 具有内部上拉电阻。 P1口： P1口是一个具有内部上拉电阻的 8位是双向 I/O口， P1的输出缓冲级可驱动（吸收或输出电流） 4个 TTL逻辑电平。 对 P1口写“ 1”时，内部上拉电阻的原因，将输出电流ILL。 P2口： P2口是一个具有内部上拉电阻的 8位双向 I/O口， P2输出缓冲级可驱动吸收或输出电流 4个 TTL逻辑电平。 对 P2口写“ 1”时，通过内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部 拉低的引脚由于内部电阻的原因，将输出电流ILL。 X T A L 218X T A L 119A L E30EA31P S E N29RS T9P 0 .0 /A D 039P 0 .1 /A D 138P 0 .2 /A D 237P 0 .3 /A D 336P 0 .4 /A D 435P 0 .5 /A D 534P 0 .6 /A D 633P 0 .7 /A D 732P 1 .0 /T 21P 1 .1 /T 2 E X2P 1 .23P 1 .34P 1 .45P 1 .56P 1 .67P 1 .78P 3 .0 /R X D10P 3 .1 /T X D11P 3 .2 /I NT 012P 3 .3 /I NT 113P 3 .4 /T 014P 3 .7 /R D17P 3 .6 /W R16P 3 .5 /T 115P 2 .7 /A 1 528P 2 .0 /A 821P 2 .1 /A 922P 2 .2 /A 1 023P 2 .3 /A 1 124P 2 .4 /A 1 225P 2 .5 /A 1 326P 2 .6 /A 1 427U1A T 8 9 C5 2石家庄 经济学院本科生毕业设计 13 P3 口： P3 口是一个具有内部上拉电阻的 8 位双向 I/O 口， P3 输出缓冲级可驱动（吸收或输出电流） 4 个 TTL 逻辑电平。 对 P3 口写“ 1”时，内部上拉电阻把端口拉高，此时可以作为输入端口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流 ILL。 P3 口除了作为一般、的 I/O 口线外，更重要的是它的第二功能，如表 35所示。 表 35 P3 口引脚第二功能 引脚号 第二功能 RXD（串行输入） TXD（串行输出） INT0（外部中断 0） INT1（外部中断 1） T0（定时器 0 外部输入） T1（定时器 1 外部输入） WR（外部数据存储器写选通） RD（外部数据存储器读选通） RST：复位输入。 晶振工作时， RST 脚持续 2 个机器周期以高电平将使用单片机复位。 ALE/PROG：地址锁存器控制信号（ ALE）是访问外部程序存储器时，锁存低 8 位地址的输出脉冲。 在 Flash 编程时，此引脚（ PROG）也使用作编程输入脉冲。 PSEN：外部程序 储存器选通信号（ PSEN）是外部程序存储器选通信号。 当 AT89C52 从外部程序存储器执行外部代码时， PSEN 在每个机器周期被激活两次，而在访问外部数据储存器时， PSEN 将不被激活。 EA/VPP：访问外部程序存储器控制信号。 为使能从 0000H— FFFFH 的外部程序存储器读取指令， EA 端必须保持低电平（接地）。 为了执行内部程序指令， EA 应该接 VCC。 XTA L1：振荡器反相放大器及内部时钟发生器的输入端。 XTA L2：振荡器反相放大器的输出端。 复位电路 单片机的复位电路（如图 39）在最小系统中有很重要的作用。 不管是 置位 还是 复位，都是为了把电路初始化到一个确定的状态。 它的作用是将工作状态初始化到空状态， 在单片机内部，复位的时候单片机是把一些寄存器以及存储设备装入厂商预设的一个值。 本设计的复位电路由按键复位和上电复位两部分组成。 （ 1）上电复位： AT89C52单片机为高电平复位，在复位引脚 RST上连接一个电容到 VCC，再连接一个电阻到 GND，由此形成一个 RC充放电回路保证单片机在上电时 RST脚上有足够时间的高电平进行复位，随后回归到低电平进入正常工作状态，这个电阻和电容的值为 8K和。 （ 2）按键复位：按键复位就是在复位电。