eda技术实验讲义c8c9c47ce7a54b249be97550ee8f8bc

eda技术实验讲义c8c9c47ce7a54b249be97550ee8f8bc内容摘要：

． 普通内部逻辑设计模块。 在图的左下角。 此 模块与以上几个电路使用方法相同，例如同结构图 的唯一区别是 8 个键控信号不再是琴键式电平输出，而是高低电平方式向目标芯片输入（即乒乓开关）。 此电路结构可完成许多常规的实验项目。 2． RAM/ROM 接口。 在图左上角，此接口对应于主板上，有 2 个 32 脚的 DIP 座，在上面可以插RAM，也可插 ROM（仅 GW48GK/PK 系统包含此接口）例如： RAM： 628128； ROM： 27C0 27C0 27C0 27C080、 29C0 29C0 29C040 等。 此 32 脚座的各引脚与目标器件 的连接方式示于图上，是用标准引脚名标注的，如 PIO48（第 1脚）、 PIO10（第 2 脚）等等。 注意， RAM/ROM 的使能由拨码开关“ 1”控制。 对于不同的 RAM 或 ROM，其各引脚的功能定义不尽一致，即，不一定兼容，因此在使用前应该查阅相关的资料，但在结构图的上方也列出了部分引脚情况，以资参考。 3． VGA 视频接口。 在图右上角，它与目标器件有 5 个连接信号： PIO 4 4 4 44，通过查表（第 3 节的引脚对照表），可的对应于 EPF10K20144 或 EP1K30/50144 的 5 个引脚号分别是： 88 8 90、 91。 4． PS/2 键盘接口。 在图右上侧。 它与目标器件有 2 个连接信号： PIO4 46。 5． A/D 转换接口。 在图左侧中。 图中给出了 ADC0809 与目标器件连接的电路图。 使用注意事项可参照上节。 有关 FPGA/CPLD 与 ADC0809 接口方面的实验示例在本实验讲义中已经给出（实验 12）。 6． D/A 转换接口。 在图右下侧。 图中给出了 DAC0832 与目标器件连接的电路图。 使用注意事项可参照上节。 有关 FPGA/CPLD 与 0832 接口方面的实验示例在本实验讲义中已经给出（实验 16）。 7． LM311 接口。 注意，此接口电路包含在以上的 D/A 接口电路中，可用于完成使用 DAC0832 与比较器 LM311 共同实现 A/D 转换的控制实验。 比较器的输出可通过主板左下侧的跳线选择“比较器”，使之与目标器件的 PIO37 相连。 以便用目标器件接收 311 的输出信号。 注意，有关 D/A 和 311 方面的实验都必须打开 +/12V 电压源，实验结束后关闭此电源。 8． 单片机接口。 根据此图和附图 213，给出了单片机与目标器及 LCD 显示屏的连接电路图。 9． RS232通信接口。 注意， 结构图 中并不是所有电路模块都可以同时使用，这 是因为各模块与目标器件的 IO接口有重合。 仔细观察可以发现： 9 1．当使用 RAM/ROM 时，数码管 8 共 6 各数码管不能同时使用，这时，如果有必要使用更多的显示，必须使用以下介绍的扫描显示电路。 但 RAM/ROM 可以与 D/A 转换同时使用，尽管他们的数据口（ PIO2 2 2 2 2 2 31）是重合的。 这时如果希望将 RAM/ROM 中的数据输入 D/A 器件中，可设定目标器件的 PIO2 22 2 2 2 31 端口为高阻态；而如果希望用目标器件 FPGA 直接控制 D/A 器 件，可通过拨码开关禁止 RAM/ROM 数据口。 RAM/ROM 能与 VGA 同时使用，但不能与 PS/2 同时使用，这时可以使用以下介绍的 PS/2 接口。 2． A/D不能与 RAM/ROM同时使用，由于他们有部分端口重合，若使用 RAM/ROM，必须禁止 ADC0809，而当使用 ADC0809 时，应该禁止 RAM/ROM，如果希望 A/D 和 RAM/ROM 同时使用以实现诸如高速采样方面的功能，必须使用含有高速 A/D 器件的适配板，如 GWAK30+等型号的适配板。 3． RAM/ROM 不能与 311 同时使用，因为在端口 PIO37 上，两者重合。 (7)结构图 ： 此电路与 相似，但增加了两个 4 位 2 进制数发生器，数值分别输入目标芯片的 PIO7~PIO4 和 PIO3~PIO0。 例如，当按键 2 时，输入 PIO7~PIO4 的数值将显示于对应的数码管 2，以便了解输入的数值。 (8） 结构图 ： 此电路适合于设计时钟、定时器、秒表等。 因为可利用键 8 和键 5 分别控制时钟的清零和设置时间的使能；利用键 5 和 1 进行时、分、秒的设置。 (9） 结构图 ： 此电路适用于作并进 /串出或串进 /并出等工作方式的寄存器、序列检测器、密码锁等逻辑设计。 它的特点是利用 键 键 1 能序置 8 位 2 进制数，而键 6 能发出串行输入脉冲，每按键一次，即发一个单脉冲，则此 8 位序置数的高位在前，向 PIO10 串行输入一位，同时能从 D8 至D1 的发光管上看到串形左移的数据，十分形象直观。 (10)结构图 ： 若欲验证交通灯控制等类似的逻辑电路，可选此电路结构。 (11)当系统上的“模式指示”数码管显示“ A”时，系统将变成一台频率计，数码管 8 将显示“ F”，“数码 6”至“数码 1”显示频率值，最低位单位是 Hz。 测频输入端为系统板右下侧的插座。 (13)实验电路结构图 COM：此图的 所有电路仅 GW48GK/PK 系统拥有，即以上所述的所有电路结构（除 RAM/ROM 模块），包括“实验电路结构 ”至“实验电路结构 ”共 11 套电路结构模式为GW48CK 和 GW48GK/PK 两种系统共同拥有（兼容），我们把他们称为通用电路结构。 在原来的 11 套电路结构模式中的每一套结构图中增加附图 213 所示的“实验电路结构图 COM”。 例如，在 GW48GK 系统中，当“模式键”选择“ 5”时，电路结构将进入附图 27 所示的实验电路结构图 外，还应该加入“实验电路结构图 COM”。 这样以来 ，在每一电路模式中就能比原来实现更多的实验项目。 “实验电路结构图 COM”包含的电路模块有： 1． PS/2键盘接口。 注意，在通用电路结构中，还有一个用于鼠标的 PS/2 接口。 2． 4 键直接输入接口。 原来的键 1 至键 8 是由“多任务重配置”电路结构控制的，所以键的输入信号没有抖动问题，不需要在目标芯片的电路设计中加入消抖动电路，这样，能简化设计，迅速入门。 所以设计者如果希望完成键的消抖动电路设计，可利用此图的键 9 至键 12。 当然也可以利用此 4 键完成其他方面的设计。 注意，此 4 键为上拉键，按下后为低电平。 3． I 平方 C 串行总线存储器 件接口。 该接口器件用 24C01 担任，这是一种十分常用的串行 E 平方 ROM 器件。 4． USB 接口。 此接口是 SLAVE 接口。 5． 扫描显示电路。 这是一个 6 数码管（共阴数码管）的扫描显示电路。 段信号为 7 个数码段加一个小数点段，共 8 位，分别由 PIO60、 6 6 6 6 6 6 67 通过同相驱动后输入；而位信号由外部的 6 个反相驱动器驱动后输入数码管的共阴端。 6． 实验电路结构图 COM”中各标准信号（ PIOX）对应的器件的引脚名，必须查附表 12，而不是查第 3 节的通用的引脚对照表。 附表 12 仅适用于 GW48GK/PK 系 统： 7 发光管插线接口。 在主板的右上方有 6 个发光管（共阳连接），以供必要时用接插线与目标器件连接显示。 由于显示控制信号的频率比较低，所以目标器件可以直接通过连接线向此发光管输出。 实验电路结构图 10 N O . 0实验电路结构图H E XP I O 2P I O 3P I O 4P I O 5P I O 7 P I O 6D1D2D3D4D5D6D7D8D 1 6 D 1 5 D 1 4 D 1 3 D 1 2 D 1 1数码 1数码 2数码 3数码 4数码 5数码 6数码 7数码 8SPEAKER扬声器译码器 译码器 译码器 译码器 译码器 译码器 译码器 译码器FP G A / C P L DP I O 1 5 P I O 1 2P I O 1 1 P I O 8P I O 7 P I O 2H E X键 1键 2键 3键 4键 5键 6键 7键 8P I O 4 7 P I O 4 4P I O 4 3 P I O 4 0P I O 3 9 P I O 3 6P I O 3 5 P I O 3 2P I O 3 1 P I O 2 8P I O 2 7 P I O 2 4P I O 2 3 P I O 2 0P I O 1 9 P I O 1 6目标芯片 附图 22 实验电路结构图 附图 23 实验电路结构图 11 附图 24 实验电路结构图 实实实实实实实实实实实实实实实实实实实实实实实实实实实实实实实D9D16 D15 D14 D13 D12 D11 D10D8 D7 D6 D5 D4 D3 D2 D1PIO8PIO9PIO10PIO11PIO12PIO13PIO14PIO15SPEAKER实实实12345678实实实实FPGA/CPLDPIO0PIO1PIO2PIO3PIO4PIO5PIO6PIO7实1实2实3实4实5实6实7实8PIO15PIO8PIO47PIO44PIO43PIO40PIO39PIO36PIO35PIO32PIO31PIO28PIO27PIO24PIO23PIO20PIO19PIO16 附图 25 实验电路结构图 12 附图 26 实验电路结构图 附图 28 实验电路 结构图 13 RA M /RO M 使能拨码开关滤波1A/D使能转换结束比较器DS8使能DS6使能5th使能ROM使能ON8 7 6 5 4 3 2 1拨码 8 ： DA C0 832 输出滤波使能拨码 7 ： AD C0 809 使能，默认关闭，见左图拨码 6 ： AD C0 809 转换结束使能，见左图拨码 5 ：应用 LM 31 1 使能，见下图拨码 4 ： 8 数码管显示开关，默认打开拨码 3 ： 6 数码管显示开关，默认关闭拨码 2 ：默认关闭 向上拨，由厂家通知升级拨码 1 ：两个 RO M /RA M 使能，即它们的 CS 1 接地VC CHS （ P I O 4 3 ）VS （ P I O 4 4 ）B （ P I O 4 2 ）G （ P I O 4 1 ）R （ P I O 4 0 ）1054876321 视频接口V G AJ6R 7 8 2 0 0R 7 7 2 0 0R 7 6 2 0 01413GNDP I O 4 5P I O 4 6 513P S / 2 接口J74AIN1V C C1 0 KV R 1拨码7拨码6AIN0PIO8(23)(24)12 16272610CLOCK750KHZA021 +5Vref()ref(+)IN1IN06922257171415818192021EU1ADC0809PIO16PIO17PIO18PIO19PIO20PIO21PIO22PIO23PIO32PIO33PIO35PIO34msb21222324252627lsb28EOCADDAADDBADDCALEENABLE。