毕业论文红外遥控信号解码控制电路

毕业论文红外遥控信号解码控制电路内容摘要：

式，是一种称为 “ 串行 ” 的信号，复杂的具体命的内容是由这信号的不同组合情况来表达的。 这种组合在专业术语上称为 “ 编码 ” 也就是上面所称的 “ 命令生成 ” 过程。 命令接收与之相反，称为 “ 解码 ” 通过解码电路，把含有命令信息的内容 “ 串行 ” 信号转换成了 “ 并行 ” 信号。 这时，每一个命令内容都应该有一跟输出线，每一跟输出线控制一个相对应的动作，因此同时被控制的对象可以是多路的。 命令执行机构通常又称为伺服机构，可以实现对受控对象的具体操作与控制，其典型代表有继电器、伺服机、电平开 关等。 例如一个抽水系统，继电器在遥控信号的作用下吸合或释放，从而开动或关闭抽水设备，继电器是执行机构，抽水设备是受控对象。 贵州航天职业技术学院毕业论文 8 红外遥控系统结构 一、红外遥控系统结构 红外遥控系统主要分为调制、发射和接收三部分，如图 221所 示： 图 221 红外遥控发射数据时采用调制的方式，即把数据和一定频率的载波进行“与”操作，这样可以提高发射效率和降低电源功耗。 调制载波频率一般在 30khz到 60khz之间，大多数使用的是 38kHz，占空比 1/3的方波，如图 2 所示，这是由发射端所使用的 455kHz 晶振决定的。 在发射端要对晶振进行整数分频，分频系数一般取 12，所以 455kHz247。 12≈ kHz≈ 38kHz。 图 222 载波波形 图 223a 简单驱动电路 图 223b 射击输出驱动电路 如图 223a和图 223b是 LED的驱动电路，图 3a是最简单电路， 选用元件时要注意三极管的开关速度要快，还要考虑到 LED 的正向电流和反向漏电流，一般流过 LED 的最大正向电流为 100mA，电流 越大，其发射的波形强度越大。 图 223a 电路有一点缺陷，当电池电压下降时，流过 LED的电流会降低，发射波形强度降低，遥控距离就会变小。 图 223b所示的射极输出电路可以解决这第 二 章 红外遥控 系统的构成原理 9 个问题，两个二极管把三级管基极电压钳位在 左右，因此三级管发射极电压固定在 左右，发射极电流 IE 基本不变，根据 IE≈ IC,所以流过 LED 的电流也基本不变，这样保证了当电池电压降低时还可以保证一定的遥控距离。 3． 接收系统 红外信号接收系统的典型电路如图 224 所示： 图 224 红外接收头内部电路 该电路包括红 外监测二极管，放大器，限副器，带通滤波器，积分电路，比较器等。 红外监测二极管监测到红外信号，然后把信号送到放大器和限幅器，限幅器把脉冲幅度控制在一定的水平，而不论红外发射器和接收器的距离远近。 交流信号进入带通滤波器，带通滤波器可以通过 30khz 到 60khz 的负载波，通过解调电路和积分电路进入比较器，比较器输出高低电平，还原出发射端的信号波形。 注意输出的高低电平和发射端是反相的，这样的目的是为了提高接收的灵敏度。 以上电路被集成在一个元件中，成为一体化红外接收头，如图 225所示： 图 225 红外接 收头 红外接收头的种类很多，引脚定义也不相同，一般都有三个引脚，包括供电 脚，接地和信号输出脚。 根据发射端调制载波的不同应选用相应解调频率的接收头。 红外接收头内部放大器的增益很大，很容易引起干扰，因此在接收头的供电脚上须加上滤波电容，一般在 22uf 以上。 有的厂家建议在供电脚和电源之间接入 330 欧电阻，进一步降低电源干扰。 贵州航天职业技术学院毕业论文 10 第三章 红外遥控信号解码控制电路的设计原理 控制电路的硬件结构 控制电路具有三组总线：地址总线（ ADDRESS BUS）、数据总线（ DATA BUS）和控制总线（ CONTROL BUS） ,与总线相接的主要器件有： (1) 中央处理器： MCS51系列的 8031。 (2) 锁存器： 1片带输出三态门的 8D 锁存器 74LS373。 （ 3）其它电路：输出控制、驿码及显示驱动和一些模拟器件。 下面将根据原理图，分块介绍各部分结构及原理。 一、中央处理器 —— 8031 8031 是 MCS51 系列单片机中最简单的芯片，它既无 8051内部的 4K ROM，也无 8751 内部的 4K EPROM，因此需要外接程序存储器。 8031 采用耗尽型 N沟道硅栅 HMOS 工艺制造， 40 引脚、 DIP封装。 以下为采用双列直插式封 装的 MCS51 系列单片机管脚图。 图 311MC51 系列单片机 8031 管脚图 各管脚功能说明如下： （ 1）电源管脚 Vcc（ 40 脚）：接 +5V； Vss（ 20脚）：接地。 第 三 章 红外遥控 信号解码控制的设计原理 11 （ 2）时钟信号管脚 XTAL1（ 19脚）， XTAL2（ 18 脚）：外部时钟信号的两个管脚。 （ 3）控制线 RST/Vpd（ 9 脚） 当作为 RST 使用时，为复位输入端。 在时钟电路工作以后，此管脚上出现两个机器周期的高电平将使单片机复位。 在 RST 与 Vcc 管脚之间连接一个 1020uF 的电容， RST 与 Vcc 管脚之间连接一个约 欧的电阻，就可实现上电复位功能。 /EA/Vpp（ 31 脚） /EA为访问内部或外部程序存储器的选择信号。 若使用CPU片内的程序存储器单元， /EA 端必须接高电平，当 PC值小于 0FFFH 时， CPU 访问内部程序存储器；当 PC 值大于 0FFFH 且外部有扩充的程序存储器时， CPU 将自动转向执行外部程序存储器内的程序。 若使用片内无 ROM/EPROM 的 CPU 时， /EA 必须接地。 CPU 全部访问外部程序存储器。 对片内 EPROM 编程时，此管脚（作 Vpp）接入 21V 编程电压。 ALE//PROG（ 30脚）当访问外 部存储器时， ALE信号的负跳变将 P0口上的低 8位地址送入锁存器。 即使不访问外部存储器， ALE 端仍以固定的振荡器振荡频率的 1/6 速率输出正脉冲信号，此时可用它作为对外输出的时钟或定时脉冲。 但要注意，每当访问外部数据存储器时，将跳过一个 ALE脉冲，以 1/21 的振荡频率输出。 对片内 EPROM 编程时，该管脚（ /PROG）用于输入编程脉冲， ALE端能驱动（吸收或输出电流） 8个 LSTTL 负载。 /PSEN（ 29脚） 外部程序存储器读选通控制信号，低电平有效。 以区别读取外部数据存储器。 在读取外部程序存储器指令（或常 数）时，每个机器周期产生两次 /PSEN有效信号。 但执行片内程序存储器取指令时，不产生 /PSEN信号。 /PSEN信号同样能驱动 8个 LSTTL 负载。 （ 1）输入 /输出口线 P0口（ 3239 脚） 8位漏极开路型双向并行 I/O口。 在访问外部存储器时，P0口作为低 8位地址 /数据总线复用口，通过分时操作，先传送低 8位地址，利用ALE信号的下降沿将地址锁存，然后作为 8位双向数据总线使用，用来传送 8 位数据。 在对片内 EPROM 编程时， P0 口接收指令代码；而在内部程序验证时，则输出指令代码，并要求外接上拉电阻。 贵州航天职业技术学院毕业论文 12 外部不 扩展而单片应用时，则作双向 I/O 口用， P0口能以吸收电流的方式驱动 8个 LSTTL 负载。 P1口（ 18 脚） 具有内部上拉电阻的 8位准双向 I/O口。 在片内 EPEOM编程及校验时，它接收低 8位地址。 P1 口能驱动 4 个 LSTTL 负载。 对 8032/8052，其中 和 还具有第二变异功能： （ T2）为定时器/计数器 2的外部事件脉冲输入端。 （ T2Ex）为定时器 /计数器 2的捕捉和重新装入触发脉冲输入端。 P2口（ 2128脚） 8位具有内部上拉电阻的准双向 I/O 口。 在外接存储器时， P2口作为高 8位地址总线。 在对片内 EPROM 编程、校验时，它接收高位地址。 P2 口能驱动 4 个 LSTTL 负载。 此设计中以 8031 为中央处理器。 其 P0口作地址总线低 8位和数据总线（分时复用）， P2 口作为地址总线高 8位， P3口中 （ /WR）、 (/RD)、 （ /INT0）及 29脚（ /PSEN）、 30 脚（ ALE）、 9脚（ RESET）为控制线。 整个系统在 8031 控制下，协调工作 一、 存储器 有关存储器部分，主要由 74LS373 锁存器构成。 74ls373 是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的 8D 触发器，在单片机系统中为了扩展外部存储器，通常需要一块 74ls373 芯片， 其结构如图 412和图 413 所示 图 312 74LS373 第 三 章 红外遥控 信号解码控制的设计原理 13 图 313 74L。