东北大学秦皇岛分校组成原理课程设计

东北大学秦皇岛分校组成原理课程设计内容摘要：

0条指令： ADDC A,@R 指令类型：算术运算指令 寻址方式： 寄存器直接寻址，存储器直接寻址 第 35条指令： MOV EM,A 指令类型： 数据传送指令 寻址方式：存储器直接寻址 ，寄存器直接寻址 第 44条指令： JMP MM 指令类型： 转移指令 寻址方式：存储器直接 寻址 流程图如下所示： 开始 T2(010) T1(001) T0(000) ADDC A, @R? MOV EM, A JMP EM T5(101) T4(100) T7(111) T4(100) T3(011) T6(110) T3(011) T5(101) T4(100) T3(011) PC→MAR (PCOE, MAREN) EM→W (EMEN, EMRD ,WEN) W→IR, PC+1→PC (IREN) 译码或测试 R?→MAR (RRD,MAREN) PC→MAR (PCOE,MAREN) PC→MAR (MAREN,PCOE) EM→W (EMRD,EMEN,WEN) W+A→DBUS→A (S2S0,AEN,CN=1,FEN) EM→ DBUS→ MAR ,PC+1→PC (EMRD,MAREN) EM→DBUS→PC (EMWR,EMEN,ELP) A→T (AEN) T→D D→DBUS→EM (EMWR) 三 .系统实现 模型机实现 1） .存储器设计 VHDL 语言： entity sram is Port ( addr : in STD_LOGIC_VECTOR (7 downto 0)。 地址选择信号 emrd : in STD_LOGIC。 读信号 emwr : in STD_LOGIC。 写信号 cs : in STD_LOGIC。 片选信号 datain : in STD_LOGIC_VECTOR (7 downto 0)。 数据写入端 dataout : out STD_LOGIC_VECTOR (7 downto 0)。 数据读出端 cp: in STD_LOGIC)。 end sram。 architecture Behavioral of sram is type memory is array(0 to 255)of std_logic_vector(7 downto 0)。 定义存储空间 signal data1:memory。 s。