基于pda的蓝牙通讯程序设计——软件设计(20xx自动化本科毕业论文

基于pda的蓝牙通讯程序设计——软件设计(20xx自动化本科毕业论文内容摘要：

5 图 2 蓝牙系统结构图 MT1020A 基带控制器和 PH2401 无线收发器介绍 工业现场 接入点 通过传感器将信号传入 MT1020A 中再经 PH2401 无线收发器将信号发射给上位机处理，本章主要介绍基带控制器与无线收发器的结构与原理。 MT1020A 基带控制器的结构与原理 MT1020A 是 MITEL 公司推出的低成本、微功耗蓝牙基带控制器芯片。 它和其它的无线收发器一起可以 构成一个完整的低功耗小于蓝牙技术系统。 MT1020A 采用 CMOS工艺制作 ,是低功耗无线通信应用系统中理想的蓝牙基带微处理器件。 它的引脚排列如图 3 所示： 图 3 MT1020A 引脚排列图 MT1020A 采用 1111 球形焊珠阵列 121 脚 SSBGA 封装形式。 图 3 为其引脚排列图。 各引脚的功能如下： A1（ nScs3）：系统片选引脚 ,低电平有效。 A2（ Hst_usb_d_pls）： USB 主机接口数据正端。 A3（ Hst_uart_cts）：串行主机接口发送清零。 A4（ SubGND） ：芯片接地端。 A5（ LaVDD）：芯片电源引脚。 A6（ GND）：公共接地端。 A7（ OpVDD）：系统 I/O 电源。 A8（ Sadd1）：地址端（ 19 位总线）。 A9（ Sadd5）：地址端（ 19 位总线）。 A10（ SubGND）：芯片接地端。 A11（ Bsio_clk）：串行 I/O 口时钟输出。 基于 PDA 的蓝牙通信程序设计 —— 软件设计 6 B1（ Sdata11）：数据端（ 19 位总线）。 B2（ GND）：公共接 地引脚。 B3（ Hst_usb_d_mns）： SUB 主机接口数据负端。 B4（ PLLVDD）：锁相环电源。 B5（ nSoe）：系统输出使能端 ,低电平有效。 B6（ nScs1）：系统片选引脚 ,低电平有效。 B7（ Sdata0）：系统数据端（ 15 位总线）。 B8（ Sdata5）：系统数据端（ 15 位总线）。 B9（ Sdata13）：系统数据端（ 15 位总线）。 B10（ Bsio_data_in）：串行 I/O 口数据输入。 B11（ Bsio_data_out） ：串行 I/O 口数据输出。 C1（ OpVDD）：系统 I/O 电源。 C2（ Sdata1）：系统数据端（ 15 位总线）。 C3（ Sdata2）：系统数据端（ 15 位总线）。 C4（ Hst_uart_rts）：串行主机接口发送准备好。 C5（ Hst_uart_rxd）：串行主机接口接收数据端。 C6（ Sdata12）：系统数据端（ 15 位总线）。 C7（ Sdata10）。 系统数据端（ 15 位总线）。 C8（ Sadd3）：系统地址 （ 19 位总线）。 C9（ Sdata15）：系统数据端。 C10（ Bsio_ss）：串行 I/O 口从机选择。 C11（ Gpio0）：通用 I/O 口。 D1（ GND）：公共接地引脚。 D2（ nSub）：系统高位 ,低电平有效。 D3（ Sadd18）：系统地址（ 19 位总线）。 D4（ Sdata9）：系统数据（ 15 位总线）。 D5（ Hst_uart_txd）：串行主机接口数据发射端。 D6（ Sdata3）：系统数据端（ 15 位总线）。 D7（ Sdata8）：系统数据端（ 15 位总线）。 D8（ Sdata6）：系统数据端（ 15 位总线）。 D9（ Gpio1）：通用 I/O 口。 D10（ Gpio2）：通用 I/O 口。 D11（ GND）：公共接地端。 E1（ LaVDD）：芯片电源端。 E2（ U1cts）： UART1 发送清零。 E3（ U1txd）： UART1 数据发送。 E4（ Sadd0）：系统地址（ 19 位总线）。 E5（ PLL_at1）：锁相环 1 模拟测试引脚。 E6（ nScs0）：系统片选引脚 ,低电平有效。 E7（ Sdata4）：系统数据（ 15 位总线）。 E8（ Gpio_3）：通用 I/O 口或芯片 USB唤醒输出引脚。 E9（ Gpio4）：通用 I/O 口或芯片 USB HPWR 输出引脚。 E10（ Gpio5） ：通用 I/O 口或芯片 USB HPWR 输入引脚。 E11（ LaVDD）：微处理器电源端。 F1（ GND）：公共接地端。 F2（ Lin_pcm_in）： 16bit 线性 PCM 输入数据流。 F3（ U1rxd）： UART1 数据接收端。 F4（ U1rts）： UART1 发送准备好。 F5（ Lin_pcm_out）： 16bit 线性 PCM 输出数据流。 F6（ Gpio6）：通用 I/O 或外部中断 2。 F7（ Sdata14） ：系统数据（ 15 位总线）。 F8(Gpio7)：通用 I/O 或外部中断 1。 F9（ Sdata7）：系统数据（ 15 位总线）。 F10（ Swait）：系统等待。 F11（ OpVDD）：系统 I/O 电源。 G1（ La VDD）：芯片电源引脚。 G2（ Lin_pcm_clk）： 16bit 线性 PCM 时钟主输出 /从输入。 G3（ Lin_pcm_frm）： 16bit 线性 PCM 帧同步主输出 /从输入。 G4（ Tdo_bdiag_2）： ICE 测试数据输出或者 Xdiag2输出。 G5（ Tck_bdiag0）： ICE 测试时钟输入或者 Xdiag0输出。 G6（ Ri_txd）：无线电数据发射端。 G7（ Ri_rx_act）：无线电数据解调接收端。 基于 PDA 的蓝牙通信程序设计 —— 软件设计 7 G8（ Sadd6）：系统地址（ 19 位总线）。 G9（ Sadd2）：系统地址（ 19 位总线）。 G10（ Sadd7）：系统地址（ 19 位总线）。 G11（ GND）：公共接地引脚。 H1（ OpVDD）：系统 I/O 电源。 H2（ Tdi_bdiag_1）： ICE 测试数据输入或者Xdiag1输出。 H3（ Tms_bdiag_3）： ICE 扫描测试模式输入或者 Xdiag3输出。 H4（ Sadd8）：系统地址（ 19 位总线）。 H5（ Ri_tx_en）：无线电发射使能。 H6（ Ri_spi_clk）：无线电串行接口时钟。 H7（ Ri_spi_en）：无线电串行接口使能。 H8（ Hest）：测试使能端。 H9（ Sadd4）：系统地址（ 19 位总线）。 H10（ Sadd17）：系统地址（ 19 位总线）。 H11（ nSreset）：系统复位端 ,低电平有效。 J1（ Sadd14）：系统地址（ 19 位总线）。 J2（ Sadd10）系统地址（ 19 位总线）。 J3（ nTrst）： Xpins/diag 模式或 ICE 复位和 ARM/UIM 测试模式 ,低电平有效。 J4（ Sadd11）：系统地址（ 19 位总线）。 J5（ Ri_rx_en）：无线电接收使能。 J6（ Ri_spi_misod）：无线电串行接口数据输入。 J7（ Lp_clk_in）： 时钟输入 ,用于蓝牙休眠定时。 J8（ SubGND）：芯片接地端。 J9（ nICE）： Xpins/diag 模式或 ICE 模式 ,低电平有效。 J10（ Ear_minus）： CODEC（多媒体数字信号编解码器）耳机听筒音频差分输出负端。 J11（ Ear_plus）： CODEC（多媒体数字信号编解码器）耳机听筒音频差分输出正端。 K1（ Sadd9）：系统地址（ 19 位总线）。 K2（ Sadd13）：系统地址（ 19 位总线）。 K3（ nSwe1）：系统写使能引脚。 K4（ Sadd16）：系统地址（ 19 位总线）。 K5（ OpVDD2）：系统无线电接口电源。 K6（ GND）：公共接地引脚。 K7（ LaVDD）：芯片电源引脚。 K8（ Ri_reset_O）：系统无线电复位引脚。 K9（ Mic_plus）： CODEC（多媒体数 字信号编解码器）麦克风音频差分正输入端。 K10（ VREF）：音频 CODEC（多媒体数字信号编解码器） VREF 滤波电容接入端 ,使用时应在该端与地之前接一个 100nF 的电容器。 K11（ VDDP）： CODEC（多媒体数字信号编解码器）输出放大器模拟电源。 L1（ SubGND）：芯片接地端。 L2（ nSwe0）：系统写入使能。 L3（ Sadd15）：系统地址（ 19 位总线）。 L4（ Sadd12）：系统地址（ 19 位总线）。 L5（ Ri_rxd）：无线电数据接收端。 L6（ Ri_spi_misod）：无线电串行接口数据输出。 L7（ Clk_in）：系统时钟输入。 L8（ AVDD）： CODEC 模拟电源端。 L9（ Mic_minus）： CODEC（多媒体数字信号编解码器）麦克风音频差分负输入端。 L10（ SubGND）：芯片接地端。 L11（ GNDp）： CODEC 输出放大器接地端。 MT1020 由嵌入式微 处理器和蓝牙基带外设组成 ,如图 4 示。 在该芯片中 ,系统 内 部时钟可以低至 5MHz、内核供电电压为 2V、硬件解码、支持 DMA 传输 ,所有这些使得该芯片具有超低功耗 [5]。 基于 PDA 的蓝牙通信程序设计 —— 软件设计 8 图 4 MT1020A 的内部结构框图 MT1020A 的基带外围电路主要由主机接口、总线接口、蓝牙链路控制器、 12kB 缓冲 RAM、队列管理器、音频编解码器以及音频和其它通信接口电路功能块组成。 该部分可用最小的软硬件开销完成各种重要的蓝牙系统操作。 基带外围电路中的总线接口主要用于完成微处理器与基带外围电路之间的各种通信 ,而外围电路内部各部分之间的 数据传输则使用外围电路中的 BT 总线来完成。 键路控制器用来完成与外部无线收发器之间的通信 ,以实现数据发送时的装配、加同步字、帧头和 CRC 校验以及数字接收时的解码和检错等。 缓冲 RAM 是专门存储蓝牙数据包和变量的存储器 ,容量为 12kB。 队列管理器可实现缓冲 RAM 与链路控制器以及主机接口与音频或其它通信接口之间的 DMA 传输。 音频解码器是一个全双工的解码器 ,内含麦克风放大器和耳机驱动器 ,其中的数字转换器可进行线性 PCM、 A 律 PCM、 μ 律 PCM 和CVSD 间的相互转换 [6]。 PH2401 无线收发器 与嵌入式控 制内核 功能介绍 PH2401 单片无线收发器用砷化镓工艺制造 ,具有高集成度、超低功耗、体积小等优点 ,专门优化用于 无线个人系统 ,完全兼容蓝牙规范 “Bluetoooth ”。 它工作于 的 ISM 频段 ,以每秒 1600 次的速度在 79 个频道（ ）上快速跳频 ,最大位传输速率可达 1Mbit/s。 PH2401 采用调制指数为 的高斯频移键控制（ GFSK）调制方式 ,信道带宽为 1MHz,频偏在 140kHz175kHz 之间 ,满足蓝牙 2 级和 3级操作 , 送功率可在 10dBm+2dBm之间编程设定 ,发射范围为 10100m。 接收器由 RFIF下变频器、自动增益控制 (AGC)、滤波器、双通道模 /数转换器及调制器组成。 基带控制器通过串行总线与 PH2401 接口。 通过对其内部寄存器的读写实现跳频、调谐等其它控制。 工业现场， MT1020A 和 PH2401 所组成的蓝牙系统 框图如图 5 所示。 蓝牙系统的。