基于51单片机的温控风扇设计

基于51单片机的温控风扇设计内容摘要：

31P 0 732P 0 633P 0 534P 0 435P 0 336P 0 237P 0 138P 0 039V C C40P 1 01P 1 12P 1 23P 1 34P 1 45P 1 56P 1 67P 1 78U4 8 9 C 5 1 图 32 STC89C51 单片机引脚图 单片机是美国 STC 公司最新推出的一种新型 51 内核的单片机。 片内含有 Flash 程序存储器、 SRAM、 UART、 SPI、 PWM 等模块。 STC89C51 主要功能 和 性能参数 （ 1）内置标准 51 内核，机器周期：增强型为 6 时钟，普通型为 12 时钟。 （ 2）工作频率范围： 0~40MHZ，相当于普通 8051 的 0~80MHZ。 （ 3） STC89C51RC 对应 Flash 空间： 4KB。 （ 4）内部存储器（ RAM)： 512B。 （ 5）定时器 \计数器： 3 个 16 位； （ 6）通用异步通信口（ UART） 1 个； （ 7）中断源 :8 个； 10 （ 8）有 ISP(在系统可编程） \IAP(在应用可编程 ),无需专用编程器 \仿真器； （ 9）通用 I\O 口： 32\36 个； （ 10）工作电压： ~； （ 11）外形封装： 40 脚 PDIP、 44 脚 PLCC 和 PQFP 等。 STC89C51 单片机引脚说明 VCC：供电电压。 GND：接地。 P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。 当 P1 口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地址的第八位。 在 FIASH 编程时，P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1 口： P1 口是一个内 部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1 口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出 4 个 TTL 门电流，当 P2 口被写“ 1”时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外 部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址“ 1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3 口： P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4个 TTL 门电流。 当 P3 口写入“ 1”后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故。 11 RXD（串行输入口） TXD（串行输出口） /INT0（外部中断 0） /INT1（外部中断 1） T0（记时器 0 外部输入） T1（记时器 1 外部输入） /WR（外部数据存储器写选通） /RD（外部数据存储器读选通） P3 口同时为闪烁编程和编程校验接收一些控制信号。 I/O 口作为输入口时有两种工作方式，即所谓的读端口与读引脚。 读端口时实际上并不从外部读入数据，而是把端口锁存器的内容读入到内部总线，经过某种运算或变换后再写回到端口锁存器。 只有读端口时才真正地把外部的数据读入到内部总线。 上面图中的两个三角形表示的就是输入缓冲器 CPU 将根据不同的指令分别发出读端口或读引脚信号以完成不同的操作。 这是由硬件自动完成的，不需要我们操心， 1 然后再实行读引脚操作，否则就可能读入出错，为什么看上面的图，如果不对端口置 1 端口锁存器原来的状态有可能为 0Q 端为 0Q^为 1 加到场效应管栅极的信号为 1，该场效应管就导通对地呈现低阻抗，此时即使引脚上输入的信号为 1，也会因端口的低阻抗而使信号变低使得外加的 1 信号读入后不一定是 1。 若先执行置 1 操作，则可以使场效应管截止引脚信号直接加到三态缓冲器中实现正确的读入，由于在 输入操作时还必须附加一个准备动作，所以这类I/O口被称为准双向口。 89C51的 P0/P1/P2/P3口作为输入时都是准双向口。 RST：复位输入。 当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时，ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE 的输出可在SFR8EH 地址上置 0。 此时， ALE 只有在执行 MOVX， MOVC 指令是 ALE 才起 12 作用。 另外，该引脚被略微拉高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 /PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次 /PSEN 有效。 但在访问外部数据存储器时，这两次有效的 /PSEN 信号将不出现。 /EA/VPP：当 /EA 保持低电平时，则在此期间外部程序存储器（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1 时， /EA将内部锁 定为 RESET；当 /EA 端保持高电平时，此间内部程序存储器。 在FLASH 编程期间，此引脚也用于施加 12V 编程电源（ VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 STC89C51 单片机最小系统 最小系统包括单片机及其所需的必要的电源、时钟、复位等部件，能使单片机始终处于正常的运行状态。 电源、时钟等电路是使单片机能运行的必备条件，可以将最小系统作为应用系统的核心部分，通过对其进行存储器扩展、 A/D 扩展等，使单片机完成较复杂的功能。 STC89C51 是片内有 ROM/EPROM 的单片机，因此，这种芯片构成的最小系统简单﹑可靠。 用 STC89C52 单片机构成最小应用系统时，只要将单片机接上时钟电路和复位电路即可，结构如图 23 所示，由于集成度的限制，最小应用系统只能用作一些小型的控制单元。 图 33 单片机最小系统原理框图 1. 时钟电路 STC89C51单片机的时钟信号通常有两种方式产生：一是内部时钟方式，二是外部时钟方式。 内部时钟方式如图 24 所示。 在 STC89C51 单片机内部有一振荡电路，只要在单片机的 XTAL1(18)和 XTAL2(19)引脚外接石英晶体时钟电路 复位电路 STC89C51 I/0 口 13 (简称晶振 )，就构成了自激振荡器并在单片机内部产生时钟脉冲信号。 图中电容 C1 和 C2 的作用是稳定频率和快速起振，电容值在 5~30pF，典型值为 30pF。 晶振 CYS 的振荡频率范围在 ~12MHz 间选择，典型值为 12MHz和 6MHz。 12晶振 11 2 MC23 0 PC33 0 P 图 34 STC89C51 内部时钟电路 2. 复位电路 当在 STC89C51 单片机的 RST 引脚引入高电平并保持 2 个机器周期时，单片机内部就执行复位操作 (若该引脚持续保持高电平，单片机就处于循环复位状态 )。 复位电路通常采用上电自动复位和按钮复 位两种方式。 最简单的上电自动复位电路中上电自动复位是通过外部复位电路的电容充放电来实现的。 只要 Vcc 的上升时间不超过 1ms,就可以实现自动上电复位。 除了上电复位外，有时还需要按键手动复位。 本设计就是用的按键手动复位。 按键手动复位有电平方式和脉冲方式两种。 其中电平复位是通过RST(9)端与电源 Vcc 接通而实现的。 按键手动复位电路见图 25。 时钟频率用 时 C 取 10uF,R 取 10kΩ。 C110U FV C CR110k 14 图 35 STC89C51 复位电路 STC89C51 中断技术概述 中断技术主要用于实时监 测与控制，要求单片机能及时地响应中断请求源提出的服务请求，并作出快速响应、及时处理。 这是由片内的中断系统来实现的。 当中断请求源发出中断请求时，如果中断请求被允许，单片机暂时中止当前正在执行的主程序，转到中断服务处理程序处理中断服务请求。 中断服务处理程序处理完中断服务请求后，再回到原来被中止的程序之处（断点），继续执行被中断的主程序。 图 36 为整个中断响应和处理过程。 图 36 中断响应和处理过程 如果单片机没有中断系统，单片机的大量时间可能会浪费在查询是否有服务请求发生的定时查询操作上。 采 用中断技术完全消除了单片机在查询方式中的等待现象，大大地提高了单片机的工作效率和实时性。 DS18B20 温度采集电路 DS18B20 是美国 DALLAS 半导体器件公司推出的单总线数字化智能集成温度传感器。 单总线 (1Wire)是 DALLAS 公司的一项专有技术 ,它采用单根信号线 ,既传输时钟又传输数据 ,而且数据传输是双向的 ,具有节省 I/O口线资源、结构简单、成本低廉、便于总线扩展和维护等诸多优点。 DS18B20 的特点及内部构造 特点如下： （ 1） 采用独特的单总线接口方式，即只有一根信号 线与控制器相连， 15 实现数据的双向通信，不需要外部元件； （ 2） 测量结果直接输出数字温度信号，以单总线串行传送给控制器，同时可传送 CRC 校验码，具有极强的抗干扰纠错能力； （ 3） 支持多点组网功能，多个 DS18B20 可以并联在唯一的三根线上，实现组网多点测量； （ 4） 适应电压范围宽 ， 不需要备份电源、可用数据线供电，温度测量范围为 55℃ ~125℃ ， 10℃ ~85℃ 时测量精度为 177。 ℃ ； （ 5） 通过编程可实现 9~12 位的数字值读数方式，对应的可分辨温度分别为 ℃ ， ℃ ， ℃ ， ℃ ，实现高精度测温 ； （ 6） 负压特性。 电源极性接反时，芯片不会因发热而烧毁，但不能正常工作。 封装图及内部构造，如下图 37 和 38 所示 图 37 DS18B20 外部结构框图 DDVC PPDQ结构寄存器发生器8 位C RC下限寄存器TL上限寄存器TH温度传感器及单供电方式检测接口总线内部V DD光刻 R OM6 4位暂器存存寄存储及控制逻辑高速图 38 DS18B20 内部结构 框图 16 引脚功能介绍 NC:空引脚 ,悬空不使用。 VDD:可选电源脚 ,电源电压范围 3~。 工作于寄生电源时 ,此引脚应接地。 I/O:数据输入 /输出脚 ,漏极开路 ,常态下高电平。 DS18B20 采用 3 脚 TO92 封装或 8 脚 SOIC 及 CSP 封装方式。 图 28所示为 DS18B20 的内部结构 框图，它主要包括寄生电源、温度传感器、 64位光刻 ROM 及单总线接口、存放中间数据的高速暂存器（内含便笺式RAM）、存储与控制逻辑、用于存储用户设定的温度上下限值的 TH 和 TL触发器、结构寄存器、 8 位循环冗余校验码（ CRC）发生器等八部分。 图 39 DS18B20 的封装 DS18B20 的工作原理 64 位 ROM 的结构如图 310 所示，开始 8 位是产品类型的编号；接着是每个器件唯一的序号，共 48 位；最后 8 位是前面 56 位的 CRC 检验码，这也是多个 DS18B20 可采用单线进行通信的原因。 非易失性温度报 警触发器 TH、 TL，可以通过编程写入用户报警上下线数据。 LSB MSB LSB 按键输入电路 LSB MSB 48 位序列号 8 位工厂代码（ 10H） 8 位检验CRC 图 310 64 位 ROM 示意图 17 DS18B20 温度传感器的内部存储器还包括一个高速暂存 RAM 和一个非易失性的可电擦除的 EEPROM。 高速暂存 RAM 的结构位 9 字节的存储器，结构如图 212 所示。 前两个字节包括测得温度的信息。