数字电子技术基础复习资料

数字电子技术基础复习资料内容摘要：

）。 3. 触发器按其逻辑功能可分为 RS 触发器、 D 触发器、 JK 触发器、 T 触发器等四种类型。 按触发方式可以分为： 电平触发 、 脉冲触发 、 边沿触发。 4. 画出由与非门组成的 SR 锁存器输出端 、 的电压波形，输入端 RS 、 的电压波形如图中所示。 答案： 5. 画出图中由或非门组成的 SR 锁存器输出端 、 的电压波形，其中输出入端 S， R 的电 压波形如图中所示。 答案： 6. 在下图电路中，若 CP、 S、 R 的 电压 波形如图中所示，试画出 Q 的波形，假定触发器的 初始状态为 Q=0。 答案： 8 7. 若主从结构 RS 触发器各输入端的电压波形如图中所 示 ，试画 出 、 端对 应的电压波 形。 设触发器的初始状态为 Q=0。 答案： 8. 已知 D 触发器各输入端的波形如图所示，试画出 、 端的波形。 答案： 9. 寄存器分为 __基本寄存器 __和 __移位寄存器 __两种。 10. 一个 16 选一数据选择器，其地址输入端有 4 个。 11. JK 触发器的特性方程为： nnn QKQJQ 1。 12. 单稳态触发器中 ,两个状态一个为 稳态 态 ， 另一个为 暂稳态 态 ， 多谐振荡器两个状态都为 暂稳态 态 ， 施密特触发器两个状态都为 稳态 态。 知识点：时序逻辑电路 1. 时序逻辑电路是指 任一时刻得输出信号不仅取决于当时得输入信号，而且还取决于电路原来的状态。 时序逻辑电路具有 存储和记忆 功能，而组合逻辑电路没有这种功能。 2. 按照存储电路中触发器动作特点的不同，时序逻辑电路可分为 同步 时序逻辑电路和 异步 时序逻辑电路，而按照输出信号特点的不同，又可将时序逻辑电路划分为 米利 型 和 穆尔 型两种。 3. 用 4 级触发器组成十进制计数器，其无效状态个数为 6。 4. 寄存器是 用于 寄存一组二值代码的 ，移位寄存器除 了 具有寄存器的功能以外，还具有移位功能，移位功能是指 在移位脉冲的作用下依次左移或右移。 5. 由 D触发器组成的四位数码寄存器，清零后，输出端 Q3Q2Q1Q0=_0000_ ，若输入端 D3D2D1D0=1001，当 CP 有效沿出现时，输出端 Q3Q2Q1Q0=_1001_。 9 6. 数字电路按照是否有记忆功能通常可分为两类： 组合逻辑电路、时序逻辑电路。 7. 试分析下图所示时序逻辑电路的逻辑功能。 解：属同步时 序电路，时钟方程省去。 输出方程： 驱动方程： T 触发器的特性方程： 将各触发器的驱动方程代入特性方程，即得电路的状态方程： 列状态 转换 表 画状态转换图和时序波形图 11 QXQXY    1001T QXTQTQ *   0000*0 1011*11 QTQ XQTQ 10 由状态图可以看出，当输入 X ＝ 0 时，在时钟脉冲 CP的作用下，电路的 4 个状态按递增规律循环变化，即： 00→ 01→ 10→ 11→ 00→ … 当 X＝ 1 时，在时钟脉冲 CP 的作用下，电路的 4 个状态按递减规律循环变化，即： 00→ 11→ 10→ 01→ 00→ … 可见，该电路既具有递增计数功能，又具有递减计数功能，是一个 2 位二进制同步 可逆计数器。 8. 写出下图电路的驱动方程、特性方程和输出方程。 解：驱动方程 状态方程 输出方程 9. 试分析下图所示时序逻辑电路的逻辑 功能。 11 32131212131KJQ K QJ KQJ321*3212121*213*1 3QY 11 解：该电路为异步时序逻辑电路。 具体分析如下： （ 1）写出各逻辑方程式 ①时钟方程： CP0=CP （时钟脉冲源的上升沿触发） CP1=Q0 （当 FF0的 Q0 由 0→ 1 时， Q1才可能改变状态） ②输出方程： ③各触发器的驱动方程： （ 2）将各触发器的驱动方程代入 D 触发器的特性方程，得各触发器的状态方程： 00*0 QDQ  （ CP 由 0→ 1 时此式有效） 11*1 QDQ  （ Q0由 0→ 1 时此式有效） （ 3）列状态转换表 （ 4）画状态转换图和时序波形图。