基于单片机的ic卡门禁系统的设计

基于单片机的ic卡门禁系统的设计内容摘要：

第 3 章 系统硬件电路图设计 8 图 STC89C52 引脚图 （ 3）引脚介绍： VCC :接电源 GND:接地 P0 口： P0 口是一个 8 位漏极开路的双向 I/O 口。 作为输出口，每位能驱动 8 个 TTL逻辑电平。 对 P0 端口写“ 1”时，引脚用作高阻抗输入。 当访问外部程序和数据存储器时， P0 口也被作为低 8 位地址 /数据复用。 在这种模式下， P0 具有内部上拉电阻。 在 flash编程时， P0 口也用来接收指令字节；在程序校验时，输出指令字节。 程序校验时，需要外部上拉电阻。 P1 口： P1 口是一个具有内部上拉电阻的 8 位双向 I/O 口， p1 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P1 端口写“ 1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被 外部拉低的引脚由于内部电阻的原因，将输出电流（ IIL）。 此外， 和 分别作定时器 /计数器 2 的外部计数输入（ ）和时器 /计数器 2的触发输入（ ） ，具体如下表所示。 在 flash 编程和校 验时， P1 口接收低 8 位地址字节。 表 P0 口第二功能 引脚 第 2 功能 T2（定时器 /计数器 T2 的外部计数输入） ，时钟输出 T2EX（定时器 /计数器 T2 的捕捉 /重载触发信号和方向控制） MOSI（在系统编程用） MISO（在系统编程用） SCK（在系统编程用） P2 口： P2 口是一个具有内部上拉电阻的 8 位双向 I/O 口， P2 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P2 端口写“ 1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（ IIL）。 在访问外部程序存储器或用 16 位地址读取外部数据存储器 （例如执行 MOVX @DPTR）时，P2 口送出高八位地址。 在这种应用中， P2 口使用很强的内部上拉发送 1。 在使用 8 位地址 （如 MOVX @RI）访问外部数据存储器时， P2 口输出 P2 锁存器的内容。 在 flash 编程和校验时， P2 口也接收高 8 位地址字节和一些控制信号。 P3 口： P3 口是一个具有内部上拉电阻的 8 位双向 I/O 口， p2 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P3 端口写“ 1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（ IIL）。 P3 口亦作为 AT89S52 特殊功能（第二功能）使用，如下表所示。 在 flash 编程和校验时，金陵科技学院学士学位论文 第 3 章 系统硬件电路图设计 9 P3 口也接 收一些控制信号。 表 P3 口第二功能 引脚 第 2功能 RXD (串行口输入端 ) TXD （串 行口 输出 端 ） 0INT （外部中断 0请求输入端，低电平有效 ） 1INT （外部中断 1请求输入端，低电平有效 ） 表 P3 口第二功能 引脚 第 2功能 T0 （ 定 时器 /计数器 0计数脉冲 输入 端 ） T1 （ 定 时器 /计数器 1计数脉冲 输入 端 ） WR （外部数据存储器写选通 信号输出端，低电平有效 ） RD （外部数据存储器读选通 信号输出端，低电平有效 ） RST: 复位输入。 晶振工作时， RST 脚持续 2 个机器周期高电平将使单片机复位。 看门狗计时完成后， RST 脚输出 96 个晶振周期的高电平。 特殊寄存器 AUXR(地址 8EH)上的 DISRTO 位可以使此功能无效。 DISRTO 默认状态下，复位高电平有效。 ALE/PROG：地址锁存控制信号 （ ALE）是访问外部程序存储器时，锁存低 8 位地址的输出脉冲。 在 flash 编程时，此引脚（ PROG）也用作编程输入脉冲。 在一般情况下， ALE 以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或 时钟使用。 然而，特别强调，在每次访问外部数据存储器时， ALE 脉冲将会跳过。 如果需要，通过将地址为 8EH 的 SFR 的第 0 位置 “ 1”， ALE 操作将无效。 这一位置 “ 1”， ALE 仅在执行 MOVX 或 MOVC 指令时有效。 否则， ALE 将被微弱拉高。 这个 ALE使能标志位 （地址为 8EH 的 SFR 的第 0 位） 的设置对微控制器处于外部执行模式下无效。 PSEN:外部程序存储器选通信号（ PSEN）是外部程序存储器选通信号。 当 AT89S52 从外部程序存储器执行外部代码时， PSEN 在每个机器周期被激活两次，而在访问外部数据存储器时， PSEN 将不被激活。 EA/VPP:访问外部程序存储器控制信号。 为使能从 0000H 到FFFFH 的外部程序存储器读取指令， EA 必须接 GND。 为了执行内部程序指令， EA 应该接VCC。 在 flash 编程期间， EA 也接收 12 伏 VPP 电压。 XTAL1:振荡器反相放大器和内部时钟发生电路的 输入端。 XTAL2:振荡器反相放大器的输出端。 金陵科技学院学士学位论文 第 3 章 系统硬件电路图设计 10 FM1702 高频读卡器模块介绍 管脚定义：（从上到下） GND VCC(5V) RST CS SI SCK SO 性能参数： 输入电压： 5～ 输入电流：刷卡电流 25mA 通讯方式： SPI 有效刷卡高度： 310cm(视天线、卡和周围环境而不同 ) 使用环境： 25~70 摄氏度 尺寸： * (单位： mm) Mifare 射 频卡介绍 本设计中采用的射频卡为 Mifare 射频卡 ,其核心是 PHILIPS 公司的 Mifare1IC S50 系列微芯片。 卡片上无源 ,工作时的电源能量由卡片读写器天线发送无线电载波信号祸合到卡片上天线而产生电能 ,一般可达 2V 以上 ,供卡片上 IC 工作。 工作频率。 Mifare 的主要指标 容量为 8K 位 EEPROM 分为 16 个扇区 ,每个扇区为 4 块 ,每块 16 个字节 ,以块为存取单位 每个扇区有独立的一组密码及访问控制 每张卡有唯一序列号 ,为 32 位 具有防冲突机制 ,支持多卡操作 无电源 ,自带天线 ,内含加密控制 逻辑和通讯逻辑电路 数据保存期为 10 年 ,可改写 10 万次 ,读无限次 工作频率 : 通信速率 :106KBPS 读写距离 :10mm 以内 (与读写器有关 ) （ 1）卡与读写器的通讯 ①复位应答 Mifare 卡的通讯协议和通讯波特率是定义好的 ,当有卡片进入读写器的操作范围时 ,读写器以特定的协议与它通讯 ,从而确定该卡是否为 M1 射频卡 ,即验证卡片的金陵科技学院学士学位论文 第 3 章 系统硬件电路图设计 11 卡型。 ②防冲突机制 当有多张卡进入读写器操作范围时 ,防冲突机制会从其中选择一张进行操作 ,未选中的则处于空闲模式等待下一次选卡 ,该过程会返回被选卡的序列号。 ③选择卡 片 选择被选中的卡的序列号 ,并同时返回卡的容量代码。 ④三次互相确认 选定要处理的卡片之后 ,读写器就确定要访问的扇区号 ,并对该扇区密码进行密码校验 ,在三次相互认证之后就可以通过加密流进行通讯。 （在选择另一扇区时 ,则必须进行另一扇区密码校验。 ） （ 2）系统的工作方式为： STC89C52 控制 FM1702,驱动天线对 Mifare 卡进行读写操作；然后根据所得的数据对其他接口器件 ,如和上位 PC 机之间进行通信 ,把数据传给上位机。 与上位机的通信采用RS485 通信模块 ,通信距离能够达到 1200 米左右。 整个系统由 5V 电源供 电。 （ 3）工作原理： 系统数据存储在无源 Mifare 中。 读写器的主要任务是传输能量给 Mifare 卡 ,并建立与之的通信。 单片机控制 MF RC500，将其接收到的信号通过 RS485 传送给上位 PC 机。 然后等待上位机传回的信号，确定是否控制执行器开门，还是报警。 STC89C52 的电路连接 本系统中 , STC89C52 电路连接图如下图 所示 ,采用 SPI 通信方式进行连接 ,与FM1702 模块芯片的数据总线相连。 P0 口的一部分端口线与 FM1702sl 芯片的控制总线相连 ,在电源和地之间加上一个排阻，上电如果初 始化成功，则提示可以刷卡，如初始化失败，则一直停留在初始化界面。 图 刷卡模块接口原理图 金陵科技学院学士学位论文 第 3 章 系统硬件电路图设计 12 图 STC89C52 接线图 LCD12864 液晶显示屏的介绍 LCD12864 液晶显示屏是 带中文字库的 128X64 是一种具有 4 位 /8 位并行、 2 线或 3 线串行多种接口方式，内部含有国标一级、二级简体 中文字库的点阵图形液晶显示模块；其显示分辨率为 12864, 内置 8192 个 16*16 点汉字， 和 128 个 16*8 点 ASCII 字符 集 .利用该模块灵活的接口方式和简单、方便的操作指令，可构成全中文人机交互图形界面。 可以显示 84 行 1616 点 阵的汉字 . 也可完成图形显示 .低电压低功耗是其又一显著特点。 由该模块构成的液晶显示方案与同类型的图形点阵液晶 显示模块相比，不论硬件电路结构或显示程序都要简洁得多，且该模块的价格也略低于相同点阵的图形液晶模块。 显示屏模块模块连接电路图 金陵科技学院学士学位论文 第 3 章 系统硬件电路图设计 13 图 显示屏模块连接图 单片机与显示屏的接口电路部分：液晶显示屏的数据接口线与单片机的 P1 口相连，, 用于使能和控制对液晶屏的读写等操作。 天线设计 射频卡读写器采用电感藕合式天线 ,主要用于产生磁通量 ,而磁通量用于向射频卡提供电源并在读卡器与射频卡之间传输信息。 因此 ,对读卡器天线的 构造就有三个基本要求： ①使天线线圈的电流最大 ,用于产生最大的磁通量 ②功率要匹配 ,以最大程度地利用产生磁通量的可用能量 ③要有足够的带宽 ,以无失真传送用数据调制的载波信号。 另外 ,由于 Mifare 卡是无源射频卡 ,其能量是通过天线感应来的 ,而且由于受到卡形状的限制 ,卡中不可能封装很大的天线 ,使得接收的能量较小 ,从而决定了读卡器天线读写距离较短 ,一般在以 10cm 内。 天线部分主要包括低通滤波器，接收电路，天线匹配电路和天线线圈 ,其工作过程为： 天线拾取的信号经过天线匹配电路送到 RX 脚。 FM1702 的内部接收器对信 号进行检测和解调并根据寄存器的设定进行处理。 然后数据发送到并行接口。 由微控制器进行读取。 FM1702 对驱动部分使用单独电源供电。 电路设计天线直接连接的匹配电路如图 所示。 金陵科技学院学士学位论文 第 3 章 系统硬件电路图设计 14 图 天线设计原理图 AT 24C02 介绍 AT24C02 是低电压工作的 2K 位串行电可擦除制度存储器，内部组织为 256 个字节，每个字节 8 位，该芯片被广泛应用于低电压及低消耗的工商业领域。 24C02 存储模块模块连接电路图 图 存储器模块接口原理图 主要特性： ： ～ /输出引脚兼容 5V ：128x8(1K),256x8(2K),512x8(4K),1024x8(8K),2048x8(16K) 引脚经施密特触发器滤波抑制噪声 数据传输协议 400KHz（ ,） ：读写次数： 1,000,000 次 极限额定参数： 引脚定义： 金陵科技学院学士学位论文 第 3 章 系统硬件电路图设计 15 表 引脚定义 引脚名称 引脚功能 A0A2 器件地址输入 SDA 串行数据输入输出 S。