基于fpga的万年历设计

基于fpga的万年历设计内容摘要：

毕业设计（论文）专用纸 第 页 11 总结与体会 通过几个月的努力，万年历设计基本完成了所要实现的功能，完成了毕业设计。 在这次的设计过程中主要 是在 Quartus2上使用 Verilog语言完成代码的编写与模拟仿真，在设计过程中出现了不少的问题，一些问题是因为自己的粗心大意，也有一些问题则是对相关知识的认识不够彻底。 通过对这些问题的解决处理，我感觉到不仅所学知识有了较全面的了解，同时也是对我自身的一个进步。 比如开始我没能认真书写导致出现不少错误字符，没能及时保存导致文档丢失等，这些问题的发现解决我相信对我以后进入社会，参加工作是一个很好的锻炼。 当然在设计过程中也遇见了不少自己解决不了的问题，对此我很感谢我的老师、同学们的帮助。 他们的帮助不仅使我顺利 解决问题，同时也使我感受到了温暖，给了我强大的动力，使我和同学们的关系更加紧密，使我更加深入明白了团结就是力量。 我相信在以后的人生道路上，我将不会迷茫，因为我知道我不能解决的问题不一定是不能解决的问题，这一点我坚信。 最后我想说的是我又一次感受到了书到用时方恨少。 在大学期间学院给我们专业开了不少课程，自己没怎么认真学习，这一点在平时没怎么感受，但是在这次的毕业设计中我我却感受到了。 毕业设计是对大学以往知识的综合运用，但是由于学习的不够认真，导致这设计过程中遇见了很多看似简单却没法自我完成的问题。 毕业设计（论文）专用纸 第 页 12 谢辞 该毕业设计在一定程度上代表了我大学四年所学，也是我大学生活的一个结束，为此我想在这里感谢学院为我带来的一切，没有学院为我提供的这个平台，我想将会很难顺利地完成大学四年的学习和本次毕业设计。 该论文 是在我的毕业设计指导老师 x老师的亲切、热心的指导下完成的。 x老师的热心给予的完成毕业设计的动力， x老师的帮助使我客服了诸多困难，最终在老师的指导下我完成了毕业设计，再次我要深深的感谢她。 同时，我还要感谢 x老师，在做毕业设计的过程中我深深的感到了在去年和 x老师一起学习 Quartus2对于我的毕业设计是多么的有用。 所以我要感谢 x老师。 在设计之初，我的迷茫曾一度让我烦闷，不知道该怎么写，不知道怎么下手，在这个困难时期，各位老师和同学给了我很大的帮助，使他们的帮助使我一步步的完成了毕业设计。 在这里请接受我真诚的谢意。 毕业设计（论文）专用纸 第 页 13 参考文献 [1] 刘建清，刘汉文，高光海，等，从零开始学 CPLD和 VerilogHDL编程技术 [M]，北京：国防工业出版社， 2020； [2] 杨春玲，朱敏，等，可编程逻辑器件应用实践 [M]，哈尔滨：哈尔滨工业大学出版社， 2020 [3] 冯涛，王程，等，可编程逻辑器件开发技术 —— MAX+plus2入 门与提高 [M]，北京：人民邮电出版社， 2020 [4] 杜海生，邢文等， FPG设计指南器件、工具和流程 [M]，北京：人民邮电出版社， 2020 [5] 王辉，殷颖，陈婷，俞一鸣，等， MAX+plus2和 Quattur2应用于技巧开发 [M]，北京：机械工业出版社， 2020 [6] 张志刚，等， FPGA于 SOPC设计教程 —— DE2实践，西安：西安电子科技大学出版社， 2020 [7] 夏宇闻，等， Verilog数字系统设计教程（第 2版） [M]，北京：北京航空航天大学出版社， 2020 [8] 郑利浩，王荃，陈华锋，等 ， FPGA数字逻辑设计教程 —— Verilog[M]，北京：电子工业出版社，2020 [9] 夏宇闻，甘伟，等， Verilog HDL入门 (第 3版 )[M]，北京：北京航空航天大学出版社， 2020 [10]吴厚航，等，深入浅出玩转 FPGA[M]，北京：北京航空航天大学出版社， 2020 [11]吴继华，王诚，等， Altera FPGA/CPLD设计（基础篇），北京：人民邮电出版社， 2020 [12] EDA先锋工作室，吴继华，蔡海宁，王诚，等， Altera FPGA/CPLD设计（高级篇）（第 2版），北京：人民邮 电出版社， 2020 [13]（美）沃尔夫（ Wolr,W.），等，基于 FPGA的系统设计 [M]，北京：机械工业出版社， 2020 [14]姚远，李辰，等， FPGA应用开发入门与典型实例（修订版） [M]，北京：人民邮电出版社， 2020 [15]侯伯亨 ,等， VHDL硬件描述语言与数字逻辑电路设计（第三版） [M]，西安：西安电子科技大学出版社， 2020 毕业设计（论文）专用纸 第 页 14 附录一 At present by the hardware description language (Verilog or VHDL) has done by a simple circuit design, can the prehensive and layout, rapid replication to test, is on the FPGA design verification of modern IC technical mainstream. These can edit ponent can be used to achieve some basic logic gate (such as AND, OR, XOR, NOT) OR a bit more plicated bination function such as decoder OR mathematical equations. In most of the FPGA inside, these editable ponents are contains memory ponents such as flipflop Flip flop) (or other more plete memory blocks. System according to need stylist can be connected by editable the FPGA internal logic, like connecting block a circuit test plate is placed on a chip. A after they leave the finished product FPGA logic blocks and connection can be changed according to the designers, so the FPGA can plete need logical functions. The FPGA in general than ASIC (special integrated chips) speed will slow, unable to perform plex designs, and consume more power. But they also have many advantages such as can quickly finished product, can be modified to correct an error in a programme and cheaper cost. Manufacturers might also offer cheap but editing ability is poor FPGA. Because these chips have more bad of the editable ability, so these design development is in ordinary FPGA pletion, and then on to design transferred to a similar to the chip ASIC. Another method is to use CPLD (plex programmable logic device prepare). Early in the mid 1980s PLD equipment in FPGA has root. CPLD and FPGA includes some relatively large number of programmable logic unit. CPLD logical gate 毕业设计（论文）专用纸 第 页 15 density in a logical units to tens of thousands, and FPGA is usually between in tens of thousands to millions of. The major difference between and FPGA CPLD their system structure. CPLD is a bit of restrictive structure. This structure by one or more editable results logical groups of the sum of gilead and some relatively low amounts of locking registers. The result is that lack of editing flexibility, but there can be expected to delay time and logic unit link units a high rate of advantages. And there are many connection FPGA is, so although let it unit can be more flexible editor, but the structure are much more plex. CPLD and FPGA another difference is most FPGA contain high levels of builtin module (such as adder and on timemultiplier) and builtin memory. A so the important difference is concerned, many new FPGA support full or part of the system in a configuration. Allow their design with system upgrades or dynamic reconfigured and change. Some FPGA can let equipment edit and part of the normal operation. Other parts continue. By the Logic element Array FPGA LCA (Array) such a Cell questions concept, internal including Configurable Logic module which CLB (Configurable questions) and Output Input module which Output IOB (Input) and internal attachment (Interconnect) three parts. Field programmable gates array (FPGA) is programmable devices. And the traditional logic circuit and the gate array (such as PAL GAL and CPLD device), pared with different structure, the FPGA, FPGA with small lookup table (16 x 1RAM) to realize the bination of logic, each lookup table connected to a D flipflop input and trigger again drive other logic circuit or driver I/O, which constitutes the assembly logic functions can be realized and realize the basic logic sequential logical function module, these module unit by using metal connection between interconnected or connected to the I/O modules. The logic is through FPGA inward. 毕业设计（论文）专用纸 第 页 16 Current main FPGA is still based on lookup table technology, has far exceeded the previous version of the b。