基于dds数字频率合成信号发生器设计

基于dds数字频率合成信号发生器设计内容摘要：

工业控制，软件无线电等等。 3 信号发生器的设计 总体方框图图 5 是采用 DDS 技术的频率合成信号发生器总体方框图。 系统上电后，单图 5 信号发生器总体方框图片机对各接口进行芯片初始化，然后开始自检，主要包括键盘和显示部分及各接口芯片等。 自检通过后，预置各个测量状态，清工作区和显示区，然后开始判键识码，以进入相应的程序。 由键盘输入信号频率和相位值，单片机进行控制、运算、查表、求值，产生相应的频率和相位控制字送给 AD7008 芯片，同时晶振输送 50MHz 的时钟频率给 AD7008 芯片,芯片输出的波经低通滤波器滤过后即得所需平滑的模拟信号。 信号发生器的硬件设计硬件设计如图 6 所示。 AD7008 具有频率分辨率高，工作频带较宽，超高速频率转换时间，相位变化连续，有调制能力等优点，还可输出任意输出波形。 图中给出了 AD7008 与 89C51 的接口电路，其中 89C51 的复位电路及时钟电路未给出。 扩展一片 I/O 芯片 8255，采用 44 矩阵键盘电路，16 个按键分别为“0～9”、 “.”、 “确认 ”、 “清零”、 “调幅”、 “调频”、 “复位”。 4 位数码管显示。 AD7008 的时钟采 50 MHz 晶振，Iout 可以输出标准正弦信号、调幅和调频信号，其频率、相位、幅度的大小由 DDS 芯片中设置的值决定。 输出信号 Iout 经模拟开关及滤波器滤波后作为信号发生器的输出。 模拟开关由 CD4052 担任，滤波器采用椭圆函数滤波器。 电路设计介绍 DDS 芯片 AD7008AD7008 是一片采用 44 脚 PLCC 封装的 CMOS 结构的超大规模 DDS 集成电路。 它把 32bit 相位累加器、SINCOS 查找表、 10 bit D/A 变换器以及调制和控制电路集成到一起，集相位调制、频率调制、幅度调制及 I/O 正交调制等多种功能于一身，它的时钟频率可达 50MHz，输出信号频率可达 20MHz，分辨率可达。 图 6 硬件设计电路关于 DDS 芯片的基本工作原理前面已简单介绍，这里就它的引脚功能介绍89C5189C51TC3LOADAB/RD/WR234Q0Q1/RD/WR/CSPCPBPA8255D0D7373D0D7Q0Q14 41 32 44052A B位位位位位位位位4位位位位位位位位位位位位位\0\3\AD7008D0D7IOUTTC3LOAD/CS /WRCLKIout50MHZ位位一下，AD7008 的引脚图如图 7 所示。 （1）电源部分：VAA(3)：模拟部分正电源(+5V177。 5%) ；AGND(44)：模拟地；ADD(17 、139) ：数字部分正电源 (5V177。 5%)；DGND(1243) ：数字地。 （2）模拟输出和参考信号：IOUT，IOUT(2 、1)：电流输出，使用时应接一个负载电阻到 AGND；FSADJUST(4)：全规模电流输出调节控制，通过一个电阻 RSET 接到 AGND，可控制 D/A 转换器输出电流的幅度，即IOUT=6233VR EF　RSETRSET≥390Ω ；VREF(6)：电压参考输入，它是一个 的内部电压参考，如果需要，也可利用一个外部参考电压强迫驱动；COMP(5)：用于内部参考放大器的补偿端。 （3）数字接口与控制部分：CLOCK(30)：系统时钟输入。 FSELECT(31)：频率选择输入，用于控制相位累加器的输入是来自 FREQ0 还是来自 FREQ1 寄存器，频率选择可在一个时钟内完成。 LOAD(36)：寄存器加载控制，高电平有效，它与 TC3～TC0 一起，用于控制内部寄存器的加载。 TC3～TC0(35 ～32)：传送控制寄存器的地址，用于确定数据传送期间所用的源寄存器和目标寄存器。 TC3～TC0 的数据应在 LOAD 的上升沿到来之前建立并稳定下来，并维持到LOAD 的下降沿到来之后。 CS(27)：片选信号，低电平有效，并与 WR 一起，用于加载并行寄存器。 WR(16) ：写信号，并与 CS 一起，用于加载并行寄存器。 D15～D0(15 ～ 8，26～19)：数据总线，在 WR 的上升沿将数据写入 32bit 寄存器内。 该数据总线可构成 8bit 或 16bit MPUDSP 端，当作为 8bit 总线使用时，D15～D0 应接到 DGND。 SCLK(41)：串行寄存器时钟，它与 SDATA 一起把数据加载到串行寄存器内。 SDATA(42)：串行寄存器数据输入端，在 SCL K 的上升沿输入，最高有效位(MSB)先入。 SLEEP(37)：低功耗控制端，高电平有效。 RESET(38)：内部寄存器的复位控制端，高电平有效。 TEST(40)：仅作为工厂测试用，可把它看成空脚。 AD7008 PLCC位位 1位位位位位VREFCOMPFSADJVSTVAAIOUT/IOUTAGNDDGNDSDATASCLATESTVDDRESETSLEEPLOADTC3TC2TC1TC0FSELECTCLOCKDGNDDGNDD8D9VDD/WRD15D141718 2829394067D10D11D12D13DGNDD0 D1 D2 D3 D4 D5 D6 D7 /CS VDD图 7 AD7008 封装及引脚图 单片机控制部分键盘、显示及 AD7008 的命令写入由单片机 89C51 完成。 8 9C51 是 一 种 带4K 字 节 闪 烁 可 编 程 可 擦 除 只 读 存 储 器 （ FPEROM—Falsh Programmable and Erasable Read Only Memory） 的 低 电 压 ， 高 性 能 CMOS8 位 微 处 理 器 ， 俗 称单 片 机。 89C2051 是 一 种 带 2K 字 节 闪 烁 可 编 程 可 擦 除 只 读 存 储 器 的 单 片 机。 单 片 机 的 可 擦 除 只 读 存 储 器 可 以 反 复 擦 除 100 次。 该 器 件 采 用 ATMEL 高密 度 非 易 失 存 储 器 制 造 技 术 制 造 ， 与 工 业 标 准 的 MCS51 指 令 集 和 输 出 管脚 相 兼 容。 由 于 将 多 功 能 8 位 CPU 和 闪 烁 存 储 器 组 合 在 单 个 芯 片 中 ，ATMEL 的 89C51 是 一 种 高 效 微 控 制 器 ， 89C2051 是 它 的 一 种 精 简 版 本。 89C 单 片 机 为 很 多 嵌 入 式 控 制 系 统 提 供 了 一 种 灵 活 性 高 且 价 廉 的 方 案。 （ 1） 主 要 特 性 ： 与 MCS51 兼 容 ， 4K 字 节 可 编 程 闪 烁 存 储 器 ， 寿 命 ：1000 写 /擦 循 环 ， 数 据 保 留 时 间 ： 10 年 ， 全 静 态 工 作 ： 0Hz24Hz， 三 级 程序 存 储 器 锁 定 ， 128*8 位 内 部 RAM， 32 可 编 程 I/O 线 ， 两 个 16 位 定 时 器 /计 数 器 ， 5 个 中 断 源 ， 可 编 程 串 行 通 道 ， 低 功 耗 的 闲 置 和 掉 电 模 式 ， 片 内 振荡 器 和 时 钟 电 路 （ 2） 管 脚 说 明 ： VCC： 供 电 电 压。 GND： 接 地。 P0 口 ： P0 口 为 一 个8 位 漏 级 开 路 双 向 I/O 口 ， 每 脚 可 吸 收 8TTL 门 电 流。 当 P1 口 的 管 脚 第 一次 写 1 时 ， 被 定 义 为 高 阻 输 入。 P0 能 够 用 于 外 部 程 序 数 据 存 储 器 ， 它 可 以被 定 义 为 数 据 /地 址 的 第 八 位。 在 FIASH 编 程 时 ， P0 口 作 为 原 码 输 入 口 ，当 FIASH 进 行 校 验 时 ， P0 输 出 原 码 ， 此 时 P0 外 部 必 须 被 拉 高。 P1 口 ： P1 口 是 一 个 内 部 提 供 上 拉 电 阻 的 8 位 双 向 I/O 口 ， P1 口 缓 冲器 能 接 收 输 出 4TTL 门 电 流。 P1 口 管 脚 写 入 1 后 ， 被 内 部 上 拉 为 高 ， 可 用作 输 入 ， P1 口 被 外 部 下 拉 为 低 电 平 时 ， 将 输 出 电 流 ， 这 是 由 于 内 部 上 拉 的 缘故。 在 FLASH 编 程 和 校 验 时 ， P1 口 作 为 第 八 位 地 址 接 收。 P2 口 ： P2 口 为 一 个 内 部 上 拉 电 阻 的 8 位 双 向 I/O 口 ， P2 口 缓 冲 器 可 接收 ， 输 出 4 个 TTL 门 电 流 ， 当 P2 口 被 写 “1”时 ， 其 管 脚 被 内 部 上 拉 电 阻 拉高 ， 且 作 为 输 入。 并 因 此 作 为 输 入 时 ， P2 口 的 管 脚 被 外 部 拉 低 ， 将 输 出 电流。 这 是 由 于 内 部 上 拉 的 缘 故。 P2 口 当 用 于 外 部 程 序 存 储 器 或 16 位 地 址外 部 数 据 存 储 器 进 行 存 取 时 ， P2 口 输 出 地 址 的 高 八 位。 在 给 出 地 址 “1”时 ，它 利 用 内 部 上 拉 优 势 ， 当 对 外 部 八 位 地 址 数 据 存 储 器 进 行 读 写 时 ， P2 口 输出 其 特 殊 功 能 寄 存 器 的 内 容。 P2 口 在 FLASH 编 程 和 校 验 时 接 收 高 八 位 地址 信 号 和 控 制 信 号。 P3 口 ： P3 口 管 脚 是 8 个 带 内 部 上 拉 电 阻 的 双 向 I/O 口 ， 可 接 收 输 出 4个 TTL 门 电 流。 当 P3 口 写 入 “1”后 ， 它 们 被 内 部 上 拉 为 高 电 平 ， 并 用 作 输入。 作 为 输 入 ， 由 于 外 部 下 拉 为 低 电 平 ， P3 口 将 输 出 电 流 （ ILL） 这 是 由于 上 拉 的 缘 故。 RST： 复 位 输 入。 当 振 荡 器 复 位 器 件 时 ， 要 保 持 RST 脚 两 个 机 器 周 期的 高 电 平 时 间。 ALE/PROG： 当 访 问 外 部 存 储 器 时 ， 地 址 锁 存 允 许 的 输 出 电 平 用 于 锁 存地 址 的 地 位 字 节。 在 FLASH 编 程 期 间 ， 此 引 脚 用 于 输 入 编 程 脉 冲。 在 平 时 ，ALE 端 以 不 变 的 频 率 周 期 输 出 正 脉 冲 信 号 ， 此 频 率 为 振 荡 器 频 率 的 1/6。 因 此 它 可 用 作 对 外 部 输 出 的 脉 冲 或 用 于 定 时 目 的。 然 而 要 注 意 的 是 ： 每 当 用作 外 部 数 据 存 储 器 时 ， 将 跳 过 一 个 ALE 脉 冲。 如 想 禁 止 ALE 的 输 出 可 在SFR8EH 地 址 上 置 0。 此 时 ， ALE 只 有 在 执 行 MOVX， MOVC 指 令 是ALE 才 起 作 用。 另 外 ， 该 引 脚 被 略 微 拉 高。 如 果 微 处 理 器 在 外 部 执 行 状 态ALE 禁 止 ， 置 位 无 效。 /PSEN： 外 部 程 序 存 储 器 的 选 通 信 号。 在 由 外 部 程 序 存 储 器 取 指 期 间 ，每 个 机 器 周 期 两 次 /PSEN 有 效。 但 在 访 问 外 部 数 据 存 储 器 时 ， 这 两 次 有 效 的/PSEN 信 号 将 不 出 现。 /EA/VPP： 当 /EA 保 持 低 电 平 时 ， 则 在 此 期 间 外 部 程 序 存 储 器 不 管 是 否有 内 部 程 序 存 储 器。 注 意 加 密 方 式 1 时 ， /EA 将 内 部 锁 定 为 RESET； 当/EA 端 保 持 高 电 平 时 ， 此 间 内 部 程 序 存 储 器。 在 FLASH 编 程 期 间 ， 此 引 脚也 用 于 施 加 12V 编 程 电 源 （ VPP）。 XTAL1： 反 向 振 荡 放 大 器 的 输 入 及 内 部 时 钟 工 作 电 路 的 输 入。 XTAL2： 来 自 反 向 振 荡 器 的 输 出。 （ 3） 振 荡 器 特 性 ： XTA。