xx年西安电子科技大学考研复试-微机原理与接口技术

xx年西安电子科技大学考研复试-微机原理与接口技术内容摘要：

（图Ⅰ） A0 IOW 74273 D0～ D7 D0～ D7 A15 A14 ≥ 1 CP （图Ⅱ） A0 IOW 74273 16 3．（ 10分） 一种通过接口芯片 8255将 ADC0809接到 8088系统总线上的连接图如下图所示。 该电路以可编程并行接口 8255作为 ADC0809的接口，其初始化程序规定： 8255工作在方式 0之下， A口输入， B口输出， C口的低 4位输出、高4位输入，并且使 PC0=0， PC1=0。 结合给出的硬件连接图，回答下面两个问题： ⑴ 若完成上述规定的 8255的初始化程序如下，试在下划线处填上相应的数字或指指令。 INITI55： MOV DX， ① ； MOV AL， ② ； OUT DX， AL D0..D7D 7D0D 0~ ~AEDRB2451≥1A14A15A2A1A0RESETIOWIORPA0PA7PB2PC1PC0PC4~D7D0~STARTALERSTWRRDA0A1CS8255变换时钟IN0PB1PB0OEEOCADDAADDBADDCIN7参考电压 17 ③ ； MOV AL， 00H OUT DX， AL ⑵ 一个具体的采集子程序如下，每调用一次采集子程序，可顺序对 8路模拟输入 IN0到 IN7进行一次 A/D变换，并将变换的结果存放在内存 ADATA所在段、偏移地址为 ADATA的顺序 8个单元中。 PRMAD PROC NEAR PUSH BX PUSH DX PUSH DS PUSH AX PUSH SI MOV DX， SEG ADATA MOV DS， DX ① MOV BL， 00H MOV BH， 08H GOON： MOV DX， 8001H MOV AL， BL OUT DX， AL ；送路地址 18 MOV DX， 8002H MOV AL， ② OUT DX， AL MOV AL， ③ OUT DX， AL ；送 ALE和 START脉冲 NOP WAIT： IN AL， DX TEST AL， ④ JZ WAIT ；等待变换结束 MOV AL， 02H OUT DX， AL ； MOV DX， 8000H IN AL， DX ； MOV [SI]， AL MOV DX， 8002H MOV AL， 00H OUT DX， AL ⑤ ； INC ⑥ ； DEC BH 19 JNZ GOON POP SI POP ⑦ POP DS POP DX POP BX RET PRMAD ENDP 试题参考答案 一 . 1. ③ 2. ③ 3. ② 4. ① 5. ① 6. ④ 7. ② 8. ③ 9. ② 10. ② 11. ④ 12. ③ 13. ④ 14. ② 15. ④ 二 .1. ①②③ 2. ①② 3. ②③ 4. ①③⑤ 三 .1. 应为 FFFF0H 2. CPU硬件保护的是 F、 CS 和 IP三个 16 位的寄存器 3. √ 4. √ 5. 因为利用 8253的方式 0或方式 1, 通过编程设定计数器的计 数值 ,可以产生不同宽度的负脉冲。 四 . 1. PCI总线的特点主要是：良好品兼容性；独立于 CPU，可与 CPU异步工作；支持构成多机系统；对 32位 64位使用是透明的。 可提供 20 ；支持即插即用。 2. CPU取出 INT 40H指令，经指令译码获知这是一条中断指令。 并且得到 40H就是该软件央断的中断向量码。 接着就将 F、 CS和 IP压入堆栈保护起来，并关中断。 而后，将中断向量码 40H乘 4得到中断向量表地址，从该地址开始的顺序两个单元的内容送 IP，下两个单元的内容送 CS。 这就转向了中断服 务程序。 当然，在此之前，中断服务程序的入口地址早已填入中断向量表中。 3. 因为地址 A0到 A2三条地址线共有 8种编码，故 8250最多占 8个接口地址。 4. 因为计数时钟为 1MHZ，而每个计数器的计数值是 16位的。 因此，一个计数器的最大计数时间只有 65. 5mS左右，无法满足要求。 但8253有三个计数器，可以串联使用以解决问题。 例如，将时钟接到 CLK0上，使 GATE0有效（高电平）并将 OUT0输出接到 CLK1上做为计数器 1的计数时钟，并使 GATE1为高电平。 这就将计数器 0和计数器 1串到一起。 可使 计数器 0工作在方式 2或方式 3，使其输出连续的脉冲。 使计数器 1工作在方式 0。 且使两计数器的总计数值为 1000 1000，可以计数器 0的计数值均为1000，则 OUT0的输出就是周期为 1ms的对称方波或窄脉冲。 使计数器 1的计数值为 999，则 OUT1的输出即为宽度 1秒的负脉冲。 5. 当 CPU正在对某一个中断源服务时，又有优先级更高的中断源提出中断请求，则 CPU应暂仃正在进行的中断服务而转向更高优先级中断源的服务。 当更高优先级中断源服务结束后再回到原先的中断服务程序继续服务。 这就是中断嵌套，而且可以多级嵌套。 五 . 1. ⑴ 20200H～ 2FFFFH ⑵ 30000H～ 3FFFFH 2. ⑴ 根据 8088CPU的写接口的时序，结合连接图的译码电路，可以认为图Ⅰ中锁存器 CP上的波形与 IOW一样。 IOW锁存数据的上升沿应出现在时序一个总线周期的 T4开始之后。 同时，在写接口的总线周期里， CPU 21 在时钟 T2之后开始送出数据到数据总线上，到时钟 T4时，数据已传送到接口并已稳定。 此时，利用 IOW的上升沿刚好可把稳定的数据锁存到锁存器的输出端。 但是，若采用图Ⅱ所示的电路，锁存器的锁存脉冲输入端 CP上的波形刚 好为图Ⅰ的反相波形，即为 IOW的反相。 这样以来， CP脉冲的上升沿就出现在 T2时周期里，这时， CPU刚刚开始向外送数据，数据还没有到达外设，这时进行锁存必定会出错。 ⑵ 图Ⅰ CP波形 图Ⅱ CP波形 3. ⑴ ① 8003H ② 10011000B ③ MOV DX， 8002H ⑵ ① MOV SI， OFFSET ADATA（ LEA SI， ADATA） ② 01H ③ 00H ④ 10H ⑤ INC SI ⑥ BL 22 ⑦ AX 4. ⑴ STB脉冲除了将输入设备的数据锁存到锁存器的输出端外，该脉冲还用来触发 D触发器，使其输出 Q为高电平，此高电平表示外设有数据准备好。 ⑵ D触发器的作用是用来提供外设数据准备好的状态。 ⑶ 程序如下： START： MOV DX， 0001H WAIT： IN AL， DX AND AL， 80H JNZ WAIT MOV DX， 0000H IN AL， DX MOV BL， AL RET 微型计算机原理与接口技术试题 第一部分 C 语言程序设计 一、单项选择题 A的 ASCII码为十进制的 65，则下面程序的输出是 ( ) main() { char ch1,ch2。 ch1=39。 A39。 +39。 539。 39。 339。 ch2=39。