电子技术课程设计报告智力竞赛抢答器

电子技术课程设计报告智力竞赛抢答器内容摘要：

实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。 它也常作为定时器广泛应用于仪器仪表、家用电器、 电子测量及自动控制等方面。 555 定时器的内部电路框图和外引脚排列图分别如 下 图 2： 图 2 555 定时器的内部电路框图和外引脚排列图 它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。 它提供两个基准电压 VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。 两个比较器的输出电压控制 RS 触发器和放电管的状态。 在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输入端的电压为 2VCC /3， A2 的同相输入端的电 压为 VCC /3。 若触发输入端 TR 的电压小于 VCC /3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。 如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于 VCC /3，则 A1 的输出为 1， A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。 2． 74LS373 74373 八 D 锁存器为三态输出的 8 D 透明锁存器 , 373 的输出端 O0O7 可直接与总线相连。 当三态允许控制端 OE 为低电平时， O0O7 为正常逻辑状态，可用来驱动负载或总线。 当 OE 为高电平时， O0O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。 当锁存允许端 LE 为高电平时， O 随数据 D 而变。 当 LE 为低电平时， O 被锁存在已建立的数据电平。 当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。 373 引出端符号： D0～ D7数据输入端 OE三态允许控制端 LE锁存允许端 O0O7输出端 74LS373 外部管腿图、真值表 、 逻辑图 ，如下图 3 所 示： 图 3 74LS373 外部管腿图、真值表 、 逻辑图 真值表中 ： L——低电平； H——高电平； X——不定态； Q0——建立稳态前 Q 的电平； G——输入端，与 8031ALE 连高电平：畅通无阻低电平：关门锁存。 图中 OE——使能端，接地。 当 G=“1”时， 74LS373输出端 1Q—8Q 与输入端 1D—8D 相同；当 G 为下降沿时，将输入数据锁存。 元器件清单 元件型号 数量 备注 S1S7 8 弹片开关 R1R8 8 电阻 1K 74LS373 1 锁存器 74LS148 1 优先编码器 4511 2 译码器（带驱动） 74LS04 1 反向器 74LS08 1 与门 7SEGDIGITAL 2 七段数码显示管 74LS32 1 或门 74LS190 1 计数器 555 1 多谐触发器 SWSPDT 1 单刀双置开关 R11R24 14 电阻 330欧姆 R9 1 电阻 68K R10 1 电阻 14K R25 1 电阻 330欧姆 C1 1 电容 10181。 C2 1 电容 C3 1 电容 100181。 NPN 1 三极管 LEDRED 1 发光二极管 画出完整 的电路图，并说明电路的工作原理。 图 46 智能竞赛抢答器电路图 电路选用优先编码器 74LS148 、锁存器 74LS373 、 4511 译码器和一个七段数码管显示组成抢答显示电路；定时显示主要由 555 定时器秒脉冲产生电路、减计数器 74LS190 减法计数电路、 4511 译码器和一个七段数码管即相关电路组成；由三极管、电容、发光二极管以及 74LS190 第 12 号管脚的特殊性质构成的报警电路。 接通电源后，主持人将开关拨到 清零 状态，抢答器处于 禁止状态，编号显示器灭灯，定时器显示设定时间即为 9；主持人将开关置开始 状态，宣布 开始 ，抢答器工作。 选手在定时时间内抢答。