基于74ls160的365秒时钟计数器内容摘要:
555有两种主要功能波形发生和前端波形整形。 如图图2所示: 图1 波形发生 图2 前端波形整形由555定时器组成的多谐振荡器及其工作波形图如图3所示,其中RR2和电容CC2为外接元件。 图3 555定时器组成的多谐振荡器及其工作波形图555方波发生电路理论计算由图3可知振荡周期T=T1+T2,T1为电容充电时间,T2为电容放电时间充电时间=(+)()(+)()放电时间 =()()矩形波的振荡周期T=+=ln2(+2)() 因此改变、和电容CC2的值,便可改变矩形波的周期和频率。 对于矩形波,除了用幅度,周期来衡量外,还有一个参数:占空比q,q=(脉宽)/(周期T),指输出一个周期内高电平所占的时间。 电路输出矩形波的占空比本系统所需要的基准频率是1Hz,故选取R1=1KΩ,R2=100KΩ,电容C1=1uF,C2=555方波发生电路的Multisim仿真结果 555方波发生电路的Multisim仿真结果如图4所示 74LS160的计数分频电路74LS160计数分频电路工作原理十进制BCD码计数器74LS160具备计数分频功能,其真值表如图5所示; 图5 74LS160真值表74LS160工作时序图如图6,当CLR,LOAD,EP,ET均接高电平时,时钟CP端每来一个上升沿,计数器在原来的基数上加1,并从QA,QB,QC,QD,输出相应的十进制BCD码。 利用74LS160的这个功能特点可以设计出十分频器,计数器。 74LS160内部电路原理图和引脚图如图8所示。 图8 74LS160引脚图 图6 74LS160工作时序图 图7 74LS160内部电路原理图为了时钟六分频,需要对74LS160进行预置数或者清零。 本系统采用清零方式实现六分频,原理如下图9 图9 74LS160以清零方式实现六分频 当=0011,=0110,=0101状态时,与非门输出为0,是160清零端CLR清零有效,160清零。 为了实现人工手动清零,所有的清零端CLR都是通过上拉电阻接高的,当需要清零时闭合开关使得所有清零端CLR为低。 74LS160计数分。基于74ls160的365秒时钟计数器
相关推荐
通过在存储芯片 ROM 中保存不同频率信号的信号发生点数,在频率切换时调用 ROM 中所存储的不同点数模块来实现频率的切换。 方案二: 在存储芯片 RAM 中保存由软件实时产生的波形点数,通过所取的点数的不同来决定发生的波形的频率。 由于设计中的信号要进行不断的改变,因此波形的数据不能存储在 ROM 中,应该存储 RAM 中,因此采用方案二的设计方法。 滤波电路 方案一: 利用运放芯片
3步)。 注意: 1)外部电压源是。 2)外部晶体管的内部阻抗应该小于 5 ohm。 触摸屏工作原理 触摸屏控制接口包括一个外部晶体管控制逻辑和具有中断产生逻辑的 ADC 接口逻辑。 1)普通转换模式 普通转换模式 (AUTO_PST=0, XY_PST=0)是用作一般目的下的 ADC 转换。 这个模式可以通过设置 ADCCON 和 ADCTSC 来进行对 AD 转换的初始化;而后读取
(或库函数),而且每个子模型库中包含有相应的功能模块,用户还可以根据需要定制和创建自己的模块。 用 Simulink 创建的模型可以具有递阶结构,因此用户可以采用从上到下或从下到上的结构创建模型。 用户可以从最高级开始观看模型,然后用鼠标双击其中的子系统模块,来查看其下一级的内容,以此类推,从而可以看到整个模型的细节,帮助用户理解模型的结构和各模块之间的相互关系。 在定义完一个模型后
案(指质量监稻鞋郊宇捞蓖锐父录烂顾刚爵鲍敛泄凄沪返盯银蹦毡武哥寓地嗅捶翁鸿看设扎钳哺雌媒匡缺唇余浑迭奄怔落酮棚筒侯郸诉渔逞缓勺禁毅震声除斧锨 及 主 要 功 能 抽 查 记 录 „ „ „ „ „ „ „ „ „ „ „ „ „ „ „ „ „ „ „ 34湖南省建设工程质量监督验收备案各类往来文函用表格式汇编 01 湖南省建设工程质量监督验收备案各类往来文函用表格式汇编注:施工现埸质量管理检查
,下水管道采用优质 PVC管,其性能指标应符合国家及相关行业的标准。 13. 所用橡胶垫厚度不小于 2mm,其理化指标应符合国家和相关行业的标准,也应符合环境保护的有关规定。 14. 底脚采用 ABS 材质,应可调节高度,并能固定位置;螺杆直径不小于 M10。 16. 挡水条选用灰色 PVC 材料。 17. 学生凳凳面采用 ABS 材料,颜色为灰色。 ABS 材料应符合国家环保及其它规定。
论文的结构安排 论文共由 7个章节组成,主要内容及结构安排如下: 第 1 章, 绪论。 简要说明课题的来源及背景,指明课题研究的意义,并对课题研究的相关技术现状进行分析。 西安工业大学毕业设计(论文) 4 第 2 章, 伪随机序列简介。 简单介绍伪随机序列的一些特性 及基本算法。 第 3 章, FPGA。 对课题实现选 用 的 芯片 进行详细的介绍和分析。 第 4 章, VHDL 语言简介。