[工学]基于fpga的伪随机码发生器设计

[工学]基于fpga的伪随机码发生器设计内容摘要：

论文的结构安排 论文共由 7个章节组成，主要内容及结构安排如下： 第 1 章， 绪论。 简要说明课题的来源及背景，指明课题研究的意义，并对课题研究的相关技术现状进行分析。 西安工业大学毕业设计（论文） 4 第 2 章， 伪随机序列简介。 简单介绍伪随机序列的一些特性 及基本算法。 第 3 章， FPGA。 对课题实现选 用 的 芯片 进行详细的介绍和分析。 第 4 章， VHDL 语言简介。 主要介绍软件设计所用语言的相关知识。 第 5 章， 伪随机序列发生器设计实现。 阐述整个 设计的原理及实现方案。 第 6 章， 基于 FPGA 的 伪随机序列发生器的设计与仿真。 详细介绍设计的过程及结果波形。 第 7 章， 结论。 本次 设计的总结。 2 伪随机序列简介 5 2 伪随机序列简介 伪随机序列 伪随机码， 又称伪随机序列 , 是一种可以预先确定并可以重复地产生和复制 , 又具有随机统计特性的二进制码序列。 伪随机序列的特性，一般情况下为： （ 1） 信号必须 具有尖锐的自相关函数 , 且互相关函数应接近于零。 （ 2） 有足够长的码周期和尽可能大的复杂度 ,以确保抗侦破、抗干扰的要求。 （ 3） 有足够多的独立地址数 , 以满足码分多址的要求。 （ 4） 具有近似噪声的频谱 , 即近似连续谱且均匀分布。 （ 5） 工程上易于产生、加工、复制和控制。 通常采用的二电平 (0, 1) 伪随机序列的结构已预先确定 , 但它们都具有类似白噪声的相关特性 , 只是幅度概率分布不再服从高斯分布。 伪随机序列通常具有类似于随机序列的性质 , 归纳起来有下列三点 : （ 1） 平衡特性 : 每一周期内 0和 1出 现的次数近似相等。 （ 2） 游程特性 : 把随机序列中连续出现 0或 1的子序列称为游程。 连续的 0或 1的个数称为游程长度。 随机序列中长度为 1的游程约占游程总数的 1/2, 长度为 2的游程约占游程总数的 1/ 4, 长度为 3的游程约占游程总数的 1/8,即每周期内 ,长度为 n比特的游程出现的次数比长度为 n+l比特游程出现的次数多一倍。 （ 3） 相关特性 : 随机序列的自相关函数具有类似于白噪声自相关函数的性质 , 一般具有双值自相关函数。 伪随机序列由 0 和 1 两个元素组成的二元 (或二进制 ) 序列是数的序列 , 它可以用波形进行 模拟。 通常把二元序列 (或波形 ) 中的元素称做比特或码元 , 而把它的持续时间称做比特长度。 一个序列中元素 0和 1顺序排列的结构 (排列次序 ) 如果具有周期性则称为周期序列 , 否则称为随机序列。 随机序列有三个特点 : （ 1） 序列元素的排列次序无法预先确定、也不可能重复产生和复制 , 也就是说它是非周期性的。 （ 2） 序列中 0 和 1 的出现次数大致相等 ,n个 0(或 1) 连续出现的次数比 n+1个 0(或 1) 连续出现的次数约多一倍。 （ 3） 序列具有类似于白噪声的自相关函数〔即冲激函数  (S)〕。 以上三种特性是衡量序列随机特性的标准。 如果一个序列 , 它的结构一方面是可以预先确定的 , 并且是可以重复产生和复制的。 另一方面它又具有随机序列的随机特性 , 这种序列就称为伪随机二元序列 (Pseudo Random Binary Sequence— PRBS)。 伪随机序列是一种周期序列 , 所以对它的随机特性的衡量标准要作相应改变 : 西安工业大学毕业设计（论文） 6 （ 1） 在一个周期内 , 两种不同元素出现的次数最多相差一次 —— 均衡性特性。 （ 2） 在一个周期内，长度为 n 的游程（一个序列中取值相同的那些连在一起的元素 合称为一个“游程”）出现的次数比长度为 n+1 的游程出现的次数多 一倍 —— 游程分布特性。 （ 3） 序列具有双值自相关函数 —— 随机特性 , 即 R（ j） =1 当 j=0时 R（ j） =K 当 j=1,2„„ P1时 （ ） 其中 P为序列的周期（或长度）， K1。 当 K 接近于 0时 , 这种双值自相关函数特性很接近白噪声的自相关函数特性 , 所以有时又把双值自相关函数序列称做伪噪声序列。 m 序列 二进制的 m 序列是一种重要的 伪随机序列 , 结构简单 , 实现方便。 有优良的自相关特性，有时称为伪噪声（ PN）序列。 伪的意思是说这种码是周期性的序列，易于产生和复制，但其随机性接近于噪声或随机序列。 在现代工程实践中 , m 序列在通讯、导航、雷达、通信系统性能的测量等领域中有着广泛的应用。 例如 , 在连续波雷达中可用作测距信号 , 在遥控系统中可用作遥控信号 , 在多址通信中可用作地址信号 , 在数字通信中可用作群同步信号 , 还可用作噪声源及在保密通信中起加密作用等。 伪噪声发生器在测距、通信等领域的应用日益受到人们重视。 有关产生 m 序列发生器的方法 很多。 其中 ,用通用数字器件构成的特点是速度可以很快 , 但硬件电路不便修改特性 , 只能产生单一 n 级 m 序列。 用软件方式构成的特点是采用灵活的数据查询方式可以获得任意级数 n 的本原多项式系数 , 从而实现 m 序列的产生 , 但速度受到单片机工作速度的限制 ， 而 FPGA 具有硬件电路实现的优点 , 又具有设计上的灵活性 , 并且由于 FPGA 便于实现大规模的数字系统 , 其中内嵌了一定数量的 2E PROM。 为此 , 笔者将 m 序列的本原多项式系数以表格的形式存储于 FPGA 的 2E PROM 中 , 根据级数 n 来查询本原多项式系数表 , 以得到其相应的本原多项式系数 , 由此设计出 m 序列发生器。 产生伪随机序列可以有不同的方法 , 而移位寄存器 (移存器 ) 是实用中最常用的。 移存器是由 n 个串接的双态存储器 (寄存器 ) 和一个移位时钟发生器以及一个由模 2 加法器组成的反馈逻辑线路组成 , 每个双态存储器称为移存器的级 , 每一级只能有两种不同状态分别用 0 和 1 表示。 移位时钟到来时使每一级的存数(即状态 ) 向下一级移动 , 成为下一级的新存数。 带有反馈逻辑线路的移 存器称为 n 级动态移存器 (如图 所示 ) , 其末级输出序列为 0 1 2 na a a a , 此序列满足反馈逻辑函数 1 1 2 2 0 1 ()nn n n i n i n i n iia C a C a C a C a C a             () 西安工业大学毕业设计（论文） 7 式中 iC =1或 0 ( i= 1, 2, ⋯n) ,视第 i 级是否参加模 2 运算而定 , 因为 ()式是线性的 , 所以称为 n 级线性移存器。 图 n 级动态移位寄存器 由 n 级线性移存器所产生的序列长度因反馈 逻辑函数的不同而不一样。 虽然移存器的级数相同 ,但由于它们的反馈逻辑不同 , 产生的序列互不相同。 同一个4 级线性移存器 ,当它的初始状态不同时 ,它所产生的序列也不完全相同。 也就是说 ,n 级线性移存器序列结构由它的初始状态和反馈逻辑完全确定 ,其最长的可能周期 P = 2n 1,具有这种最长周期的线性移存器序列简称 m 序列。 m 序列的效率是最高的 ,这是它的一个优点 , 但 m 序列最主要的优点在于它具有某种随机特性 ,特别是它具有双值自相关函数 R (j ) , 表明它的 码元之间是不相关的或弱相关的。 R(j)=1, 当 j = 0时 ； R(j)= 1p 当 j = 1, 2, ⋯⋯, P – 1 （ ） m 序列的功率谱密度趋近于白噪声的功率谱特性。 由于 m 序列的均衡性、游程分布、自相关特性和功率谱等的基本性质和随机序列很相似。 因此 ,一般把m 序列称为伪随机序列。 但是具有或基本具有随机性质的序列不仅只有 m序列一种 , m 序列只是其中最常用的一种。 伪随机序列产生原理 模 2 运算 对于一种只包含 0和 1两个元素 (符号 )的集合 (二元集 )来说 ,普通的四则运算不再适用 , 需要规定一种新的运算规则 —— 模 2运算。 对于 模 2加法运算 , 加法符号用  表示 , 即 0 0 0 0 1 1 1 0 1 1 1 0 （ ） 对于 模 2乘法运算 , 它和普通四则乘法没有区别。 模 2除法可通过元素的倒元素表示成乘法形式 , 即 a 除以 b (b≠0) 等于 a 乘上 b 的倒元素 1b 即 a b= a 1b ∵ b 1b = 1 而二元集中非 0 元素只有一个 1。 西安工业大学毕业设计（论文） 8 ∴ 1b = 1= b ∴ a b= ab () 上式说明模 2 除法等于模 2 乘法。 模 2 运算规则可以推广到更为一般的情况。 假定一个集合中包含小于 n 的 n 个整数 0、 ⋯⋯、 n 1。 则元素之间的加法和乘法 (减法和除法可以通过 负元素和倒元素来表示成加法和乘法的形式 ) 可以规定如下 : 先按普通四则运算规则进行加法或乘法运算 , 然后将运算结果除以 n, 所得余数就规定为元素的和或积。 这样规定的运算规则称为模 n 运算。 下面给出模 n 运算的数学表示式。 设 a 和 b 是两个整数 b≠ 0, 假定用 b 去除 a 所得的商是 m , 余数是 r, 则可写成下列带余算式 a =m b+r 0 r b () 上式可用记号 r = (a) b, 或 r = a Mod b 来表示 , 这样就可以把模 n加法 (记作a b) 或模 n 乘法 (记作 a*b) 表示如下 a⊕ b=(a+b) a *b=(a b)。 上式中令 n = 2 便得到模 2 运算式 , 当 a =b =1 时就有 21 1 (1 1) 0    余数为 0 还可以用另一种数学式如同余式来表达模算术。 两个整数 a 和 b 在除以正整数 m 时有相同的余数 , 则称 a, b 为同余数 , m 则称为模。 对模 m 同余的数 a, b 可写作 a= b (Mod) m —— 同余式 , 当 a, b 同余于模 m 时 ,则必有 a = b + m t (t是整数 )。 模 2 运算广泛地用于传输二元数据 (数字通信 ) 的加密加扰技术中 , 在加密算法中也要用到模算术。 最简单的加解扰系统是在发端将一串数据 (明文 plain text) 和另一串已知的伪随机序列 (具有和明文相同或更长的比特流 ) 模 2相加 , 结果就得到一串和伪随机序列比特流相同的密文 (ciphertext)。 这串密文数据在收端再和 该已知的伪随机序列模 2相加 , 根据 a b b a   , 就能在收端恢复得到原来的明文数据。 图 中示出了这种加解密的示意图 , 这里用到了 0bb ,b= 1或 0的运算规则 , 这就是为什么要采用模 2 运算的道理。 此外模 2 运算在电子电路中采用异或门 (EXOR gate) 就很容易实现。 发端 110100101110001 明文数据流 100010011010111 伪随机序列 模 2相加 010110110100110 密文数据流 收端 100010011010111 伪随机序列 模 2相加 110100101110001 恢复为明文数据流 西安工业大学毕业设计（论文） 9 图 数据流加解密 利用模 2 运算来对数 据流加密是一种最简单的加密方法。 实际应用中只要伪随机序列 (从理论上说任意一个序列都可以用作加密扰码 )的长度越长 ,系统的防破密性就越高 , 但它有一个致命弱点 ,即加密和解密过程中都只用同一个固定密钥 ,容易被窃密。 模 2 运算加密属于数据流加密 , 又称序列加密 , 是加 解密运算的基础。 上面提到虽然任意一个序列都可以用作扰码序列 , 但在实用中这个序列必须是周期序列 ,并且可以重复产生和复制 , 同时又要使第三者难于获知该序列的结构 , 也就是说序列的自相关函数要接近冲激函数。 因此 , 采用伪随机序列是最为合适的。 3 FPGA 10 3 FPGA FPGA 简介 作为一种可编程逻辑器件， 现场可编程门阵列 FPGA（ Field Programmable Gate Array） 是一类广泛应用的高密度可编程逻辑器件。 它的出现是可编程逻辑器件发展变化的必然，它的出现推动可编程逻辑器件的进。