基于adc0832的简易数字电压表的设计

基于adc0832的简易数字电压表的设计内容摘要：

字地 （ DGND）的引脚。 在线路设计中，必须将所有的器件的模拟 地和数字地分别连接，然后将模拟地与数字地仅在一点上相连。 6 第 2 章电路系统设计 图 24 ADC0832 控制信号时序图 数据处理 数字电压表的核心为 STC89C52 单片机和 ADC0832A/D 转换集成芯片。 ADC0832 是 CMOS 的连续比较式 A/D 转换器，采用差动式模拟电压输入，三态门 CS WR 数 字 输 出。 端 接 地 ， 由 单 片 机 选 择 控 制 模 拟 信 号 输 入 ， 给 选择信号一个负 脉冲，开始 A/D 模数转换，当 A/D 转换结束后， INTR 端输出低电平，单片机开 始读取 A/D 转换后的数据。 单片机进行数 据处理，由 STC89C52 的 P2 口读出，将 P2 a g h 单片机的 口与数码管的 ― 及 相连，高电平的位对应的发光二极管亮，这 样，由 P2 口输出不同的代码，就可以控制数码管显示不同的电压值。 可通过调节 输入端的电位器，实现更大范围的电压测量，但精度会相应降低，误差也会相应 增加。 7 电子科技大学成都 学院本科课程设计论文 STC89C52 图 25STC89C52 引脚图 STC89C52 图 25 是一个低功耗，高性能 CMOS8位单片机，片内含 4kBytes ISP Insystemprogrammable 的可反复擦写 1000 次的 Flash 只读程序存储器，器件 采用 ATMEL 公司的高密度、非易失性存储技术制造，兼容标准 MCS51 指令系统 及 80C51 引脚结构，芯片内集成了通用 8 位中央处理器和 ISPFlash 存储单元，功 能强大的微型计算机的 STC89C52 可为许多嵌入式控制应用系统提供高性价比的 解决方案。 STC89C52 具有如下特点： 40 个引脚， 4kBytesFlash 片内程序存储器，128bytes RAM 32 / I/O 5 的随机存取数据存储器 （ ）， 个外部双向输入输出 （ ）口， 个中断优 先级 2 层中断嵌套中断， 2 个 16 位可编程定时计数器 ,2 个 全双工串行通信口，看 门狗（ WDT）电路，片内时钟振荡器。 1 ．主要特性： 8 第 2 章电路系统设计 ?与 MCS51 完全兼容 ? 4K 字节可编程 FLASH 存储器 寿命： 1000 写 /擦循环 ?全静态工作： 0Hz33MHz ?三级程序存储器保密锁定 ? 128*8 位内部 RAM 32 I/O ? 条可编程 线 ?两个 16 位定时器 /计数器 ? 6 个中断源 ?可编程串行通道 ?低功耗的闲置和掉电模式 ?片内振荡器和时钟电路 2 ．管脚说明： VCC：供电电压。 GND：接地。 P0 P0 8 I/O 8TTL 口： 口 为 一 个 位 漏 级 开 路 双 向 口 ， 每 脚 可 吸 收 门电流。 当 P1 口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器， 它可以被定义为数据 /地址的第八位。 在 FIASH 编程时， P0 口作为原码输入口， FIASH P0 P0 当 进行校验时， 输出原码，此时 外部必须被拉高。 P1 口： P1 口是一个内部提供 上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收 输出 4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入，P1 口被 外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和 校验时， P1 口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输 4 TTL P2 1 出 个 门电流，当 口被写“”时，其管脚被内部上拉电 阻拉高，且作为 输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部 上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 1 口输出地址的高八位。 在给出地址“”时，它利用内部上拉优势，当对外部八 9 电子科技大学成都学院本科课程设计论文 位地址数据存储器进行读写时， P2 口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3 P3 8 I/O 4 TTL 口： 口管脚是 个带内部上拉电阻的双向 口，可接收输出 个 门电流。 当 P3 口写入“ 1”后，它们被内部上拉为高电平，并用作输入。 作为输 入，由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故。 （串行输入口） （串行输出口） （外部中断 0） （外部中断） （记时器 0 外部输入） （记时器 1 外部输入） （外部数据存储器写选通） （外部数据存储器读选通） P3 口同时为闪烁编程和编 程校验接收一些控制信号。 I/O 口作为输入口时有两种工作方式，即所谓的读端口与读引脚。 读端口时实 际上并不从外部读入数据，而是把端口锁存器的内容读入到内部总线，经过某种 运算或变换后再写回到端口锁存器。 只有读端口时才真正地把外部的数据读入到 内部总线。 上面图中的两个三角形表示的就是输入缓冲器 CPU 将根据不同的指令 分别发出读端口或读引脚信号以完成不同的操作。 这是由硬件自动完成的，不需 要我们操心，然后再实行读引脚操作，否则就可能读入出错，为什么看上面的图， 1 0Q 0Q^ 1 如果不对端口置 端口锁存器原来的状态有可能为 端为 为 加到场效应管 栅极的信号为 1，该场效应管就导通对地呈现低阻抗，此时即使引脚上输入的信号 为 1，也会因端口的低阻抗而使信号变低使得外加的 1 信号读入后不一定是1。 若 1 先执行置 操作，则可以使场效应管截止引脚信号直接加到三态缓冲器中实现正 确的读入，由于在输入操作时还必须附加一个准备动作，所以这 类 I/O 口被称为准 双向口。 89C51 的 P0/P1/P2/P3 口作为输入时都是准双向口。 接下来让我们再看另 P1 P0P2P3 一个问题，从图中可以看出这四个端口还有一个差别，除了 口外 口都 还有其他的功能。 10 第 2 章电路系统设计 RST：复位输入。 当振荡器复位器件时，要保持 RST 脚两个机器周期的高电 平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的 地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不 变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部 输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部 数据存储器时，将 跳过一个 ALE 脉冲。 如想禁止 ALE 的输出可在 SFR8EH 地址上置 0。 此时，ALE 只有在执行 MOVX， MOVC 指令是 ALE 才起作用。 另外，该引脚被略微拉高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 /PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机 器周期两次 /PSEN 有效。 但在访问外部数据存储器时，这两次有效的 /PSEN 信号 将不出现。 /EA/VPP：当 /EA 保持低电平时，则在此期间外部程序存储 器（ 0000HFFFFH）， 不管是否有内部程序存储器。 注意加密方式 1 时， /EA 将内部锁定为 RESET；当 /EA 端保持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于 施加 12V 编程电源（ VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 振荡器特性： XTAL1 和 XTAL2 分别为反向放大器的输入和输出。 该反向放大器可以配置 为片内振荡器。 石晶振荡和陶瓷振荡均可 采用。 如采用外部时钟源驱动器件 ,XTAL2 应不接。 有余输入至内部时钟信号要通过一个二分频触发器 ,因此对外部时钟信号 的脉宽无任何要求 ,但必须保证脉冲的高低电平要求的宽度。 整个 PEROM 阵列和三个锁定位的电擦除可通过正确的控制信号组合并保持 , ALE 管脚处于低电平 10ms 来完成。 在芯片擦操作中 ,代码阵列全被写“ 1”且在任 何非空存储字节被重复编程以前 ,该操作必须被执行。 此外 ,STC89C52 设有稳态逻辑可以在低到零频率的条件下静态逻辑支持两种 , , 软件可选的掉电模式。 在闲置模式下 ,CPU 停止工作。 但 RAM,定时器 ,计数器 ,串口 和中断系统仍在工作。 在掉电模式下 ,保存 RAM 的内容并且冻结振荡器 ,禁止所用 其他芯片功能直到下一个硬件复位为止。 , 11 电子科技大学成都学院本科课程设计论文。