毕业设计-基于单片机控制的三相全控桥触发系统设计

毕业设计-基于单片机控制的三相全控桥触发系统设计内容摘要：

16 在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低 8 位）和数据总线复用，在访问期间激活内部上拉电阻。 P1 口 P1 是 一个带内部上拉电阻的 8 位双向 I/O 口， P1 的输出缓冲级可驱动（吸收或输出电流） 4 个 TTL 逻辑门电路。 对端口写 “ 1” ，通过内部的上拉电阻把端口拉到高电平，此时可做熟出口。 做输出口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（ Iil） . Flash 编程和程序校验期间， P1 接受低 8 位地址。 P2 口 P2 是一个带有内部上拉电阻的 8 位双向 I/O 口， P2 的输出缓冲级可驱动（吸收或输出电流） 4 个 TTL 逻辑门电路。 对端口写 “ 1” ，通过内部地山拉电阻把端口拉到高电平，此时可作为输出口，作输出口使用时， 因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（ Iil）。 在访问外部程序存储器获 16 位地址的外部数据存储器（例如执行 MOVX@DPTR 指令）时， P2 口送出高 8 位地址数据。 在访问 8 位地址的外部数据存储器（如执行 MOVX@RI指令）时， P2 口线上的内容（也即特殊功能寄存器（ SFR）区中 R2 寄存器的内容），在整个访问期间不改变。 Flash 编程或校验时， P2 亦接受高地址和其它控制信号。 P3 口 P3 口是一组带有内部上拉电阻的 8 位双向 I/O 口。 P3 口输出缓冲级可驱动（吸收或输出电流） 4 个 TTL 逻辑门 电路。 对 P3 口写入 “ 1” 时，他们被内部上拉电阻拉高并可作为输出口。 做输出端时，被外部拉低的 P3 口将用上拉电阻输出电流（ Iil）。 P3 口除了作为一般的 I/O 口线外，更重要的用途是它的第二功能，如下表所示： 端口引脚 第二功能 rxd (串行输入口 ) txd (串行输出口 ) ^int0 (外中断 0) ^int1 (外中断 1) T0 (定时 /计数器 0) T1 (定时 /计数器 1) ^WR (外部数据存储器写选通 ) ^RD (外部数据存储器读选通 ) P3 口还接收一些用于 flash 闪速存储器编程和程序校验的控制信号。 单片机控制的三相全控桥触发系统设计 17 RST 复位输入。 当振荡器工作时， RST 引脚出现两个机器周期以上高电平将使单片机复位。 ALE/PROG 当访问外部程序存储器或数据存储器时， ALE（地址所存允许）输出脉冲用于所存地址的低 8 位字节。 即使不访问外部存储器， ALE 仍以时钟振荡频率的 1/6 输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。 要注意的是：每当访问外部数据存储器时将跳过一个 ALE 脉冲。 对 flash 存储器编程期间，该引脚还用于 输入编程脉冲（ ^PROG）。 如有不要，可通过对特殊功能寄存器（ SFR）区中的 8EH 单元的 D0 位置位，可禁止 ALE 操作。 该外置位后，只要一条 MOVX 和 MOVC 指令 ALE 才会被激活。 此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置 ALE 无效。 ^PSEN 程序存储允许（ ^PSEN）输出是外部程序存储器的读选通信号，当 AT89C51 由外部程序存储器取指令（或数据）时，每个机器周期两个 ^PSEN 有效，即输出两个脉冲。 在此期间，当访问外部数据存储器，这两次有效的 ^PSEN 信号不出现。 EA/VPP 外部访问允 许。 欲使 CPU 仅访问外部程序存储器（地址为 0000HFFFFH）， EA 端必须保持低电平（接地）。 需注意的是。 如果加密位 LB1 被编程，复位时内部会锁存 EA端状态。 如 EA 端为高电平（接 VCC 端）， CPU 则执行内部程序存储器中的指令。 Flash 存储器编程时，该引脚加上 +12V 的编程允许电源 VPP，当然这必须是该器件是使用 12V 编程电压 VPP. XTAL1: 振荡器反相放大器的及内部时钟发生器的输出端。 XTAL2: 振荡器反相放大器的输出端。 时钟振荡器 AT89C51 中有一个用于构成内部振荡器的高 增益反相放大器，引脚 XTAL1 和 XTAL2分别是该放大器的输入端和输出端。 这个放大器与作为反馈的片外石英晶体或陶瓷谐振器一起构成自激振荡器，振荡电路参见图 10。 外接石英晶体（或陶瓷谐振器）及电容 C C2 接在放大器的反馈回路中构成并联振荡电路。 对外接电容 C C2 虽然没有十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低、振荡器的稳定性、起振的难易程度及温度稳定性，如果使用石英晶单片机控制的三相全控桥触发系统设计 18 体，我们推荐电容使用 30PF+10PF，而如使用陶瓷谐振器建议选择 40PF+10PF。 用户也可以采用外部时钟。 采用外部时 钟的电路如图 10 右所示。 这种情况下，外部时钟脉冲接到 XTAL1 端，即内部时钟发生器的输入端， XTAL2 则悬空 由于外部时钟信号是通过一个 2 分频触发器后作为内部时钟信号的，所以对外部时钟信号的占空比没有特殊要求，但最小高电平持续时间和最大的低电平持续时间应符合产品技术要求。 空闲模式 在空闲工作模式状态， CPU 保持睡眠状态而所有片内的外设仍保持激活状态，这种方式由软件产生。 此时，片内 RAM 和所有特殊功能寄存器的内容保持不变。 空闲模式可由任何允许的中断请求或硬件复位终止。 终止空闲工作模 式的方法有两种，其一是任何一条被允许中断的事件被激活，即可终止空闲工作模式。 程序会首先响应中断，进入中断服务程序，执行完中断服务程序并仅随终端返回指令，下一条要执行的指令就是使单片机进入空闲模式那条指令后面的一条指令。 其二是通过硬件复位也可将空闲工作模式终止，需要注意的是，当由硬件复位来终止空闲模式时， CPU 通常是从激活空闲模式那条指令的下一条指令开始继续执行程序的，要完成内部复位操作，硬件复位脉冲要保持两个机器周期（ 24 个时钟周期）有效，在这种情况下，内部禁止 CPU 访问片内 RAM，而允许访问其它端口。 为了 避免可能对端口产生以外写入，激活空闲模式的那条指令后一条指令不应该是一条对端口或外部存储器的写入指令。 单片机控制的三相全控桥触发系统设计 19 空闲和掉电模式外部引脚状态 模式 程序存储器 ALE ^PSEN PORT0 PORT1 PORT2 PORT3 空闲模式 内部 1 1 数据 数据 数据 数据 空闲模式 外部 1 1 浮空 数据 数据 数据 掉电模式 内部 0 0 数据 数据 数据 数据 掉电模式 外部 0 0 浮空 数据 数据 数据 掉电模式 在掉电模式下，震荡器停止工作，进入掉电模式的指令是最后一条被执行的指令，片内 RAM 和特殊功能寄存器的内容在终止掉电模式前被冻结。 退出掉电模式的唯一方法是硬件复位，复位后将重新定义全部特殊功能寄存器但不改变 RAM 中的内容，在 VCC恢复到正常工作电平前，复位应无效，且必须保持一定时间以使振荡器重启动并稳定工作。 程序存储器的加密 AT89C51 可使用对芯片上的 3 个加密位进行编程（ P）或不编程（ U）来得到如下表所示的功能： 加密位保护功能表 程序加密位 保护类型 LB1 LB2 LB3 1 U U U 没有程序保护 功能 2 P U U 禁止从外部程序存储器中执行 MOVC 指令读取内部程序存储器的内容 3 P P U 除上表功能外，还禁止程序校验 4 P P P 除以上功能外，同时禁止外部执行 当加密位 LB1 被编程时，在复位期间， EA 端的逻辑电平被采样并锁存，如果单片机上电后一直没有复位，则锁存起的初始值是一个随机数，且这个随机数会一直保持到真正复位为止。 为使单片机能正常工作，被锁存的 EA 电平值必须与该引脚当前的逻辑电平一致。 此外，加密位只能通过整片擦除的方法清除。 单片机控制的三相全控桥触发系统设计 20 FLASH 闪速存储器的编程 AT89C51 单 片机内部有 4K 字节的 FLASHEPROM,这个 FLASH 存储阵列出厂时已处于擦除状态（即所有存储单元的内容均为 FFH），用户随时可对其进行编程。 编程接口可接收高电平（ +12V）或低电平（ VCC）的允许编程信号，低电平编程模式适合于用户再线编程系统，而高电平编程模式可与通用 EPROM 编程器兼容。 AT89C51 单片机中，有些属于低电压编程方式，而有些则是高电平编程方式，用户可从芯片上的型号和读取芯片内的签名字节获得该信息，见下表。 Vpp=12v Vpp=5v 芯片顶面标识 AT89C51 xxxx yyww AT89C51 xxxx5 yyww 签名字节 (030H)=1EH (031H)=51H (032H)=FFH (030H)=1EH (031H)=51H (032H)=05H AT89C51 的程序存储器阵列是采用字节写入方式编程的，每次写入一个字节，要对整个芯片内的 PEROM 程序存储器写入一个非空字节，必须使用片擦除的方式将整个存储器的内容清除。 编程方法 编程前，需设置好地址，数据及控制信号， AT89C51 编程方法如下： 1． 在地址线上加上要编程单元的地址信号。 2． 在数据线上加上要写入的 数据字节。 3． 激活相应的控制信号。 4． 在高电压编程方式时，将 ^EA/VPP 端加上 +12V 编程电压。 5． 每对 FLASH 存储阵列写入一个字节或每写入一个程序加密位，加上一个 ALE/^PROG 编程脉冲，改变编程单元的地址和写入的数据，重复 1— 5 步骤，直到全部文件编程结束。 每个字节写入周期是自身定时地，通常约为。 单片机控制的三相全控桥触发系统设计 21 数据查询 AT89C51 单片机用数据查询方式来检测一个写周期是否结束，在一个写周期中，如需要读取最后写入的那个字节，则读出的数据的最高位（ ）是原来写入字节最高位的反码。 写周期完成后，有效的数 据就会出现在所有输出端上，此时，可进入下一个字节的写周期，写周期开始后，可在任意时刻进行数据查询。 READY/^BUSY 字节编程的进度可通过 “ RDY/^BSY” 输出信号监测，编程期间， ALE 变为高电平“ H” 后 (RDY/^BSY)端电平被拉低，表示正在编程状态（忙状态）。 编程完成后， 变为高电平表示准备就绪状态。 程序校验 如果加密位 LB LB2 没有进行编程，则代码数据可通过地址和数据线读回原编写的数据。 加密位不可能直接变化。 证实加密位的完成通过观察它们的特点和能力。 芯片擦除 整个 PEROM 阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持 ALE管脚处于低电平 10ms 来完成。 在芯片擦操作中，代码阵列全被写 “1” 且在任何非空存储字节被重复编程以前，该操作必须被执行。 此外， AT89C51 设有稳态逻辑，可以在低到零频率的条件下静态逻辑， 支持两种 软件 可选的掉电模式。 在闲置模式下， CPU 停止工作。 但 RAM，定 时器，计数器，串口和中断系统仍在工作。 在掉电模式下，保存 RAM 的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。 读片内签名字节 AT89C51 单片机内有 3 个签名字节，地址为 030H、 031H 和 032H。 用于声明该器件的厂商、型号和编程电压。 读签名字节的过程和单元 030H、 031H 和 032H 的正常校验相仿，只需将 和 保持低电平，返回值意义如下： （ 030H） =1EH 声明产品由 ATMEL 公司制造。 （ 031H） =51H 声明为 AT89C51 单片机。 （ 032H） =FFH 声明为 12V 编程电压。 （ 032H） =05H 声明为 5V 编程电压。 单片机控制的三相全控桥触发系统设计 22 编程接口 采用控制信号的正确组合可对 FLASH 闪速存储阵列中的每一代码字节进行写入和存储器的整片擦除，写操作周期是自身定时的，初始化后它将自动定时到操作完成。 4 3 内部结构功能介绍 微处理器（ CPU） AT89C51 单片机中有一个 8 位的微处理器，与通用的微处理器基本相同，同样包括了运算器和控制器两大部分，只是增加了面向控制的处理功能，不仅可处理数据，还可以位变量的处理。 数据存储器 (RAM) 数据存储器空间分为片内与片外两部分。 片内为 128 个字节，字节地址为 00H～ 7FH。 片外最多可 外扩至 64k 字节，用来存储程序在运行期间的工作变量、运算的中间结果、数据暂存和缓冲、标志位等。 当 AT89C51单片机的片内 RAM 不够用时，可由片外 RAM 扩展至 64KB ，以供用户的需求。 程序存储器 (ROM) AT89C51 单片机的片内程序存储器为 4KB 的 FLASH。