毕业论文---基于eda的出租车计价系统设计

毕业论文---基于eda的出租车计价系统设计内容摘要：

程下载，且能自动识别。 选择不同的跳线 XK1(5V)、 XK2()、XK3()或 XK4()，可以对不同芯核典雅的 CPLD/FPGA器件进行在系统编程和配置。 （ 2） D/A转换模块 使用 TLC7524芯片把数字量转换为电流量，通过运放转换为电压输出。 由于输入的是数字量，最后输出的是间断的点电压值，由于该芯片为高速 D/A转换器件，在送出数 据很快的情况下看不出间断点，为此可以利用 D/A完成任意波形发生器实验。 为了产生比较好的波形，我们可以把输出经过实验箱的滤波模块滤波产生更好的模拟信号。 另外一点要注意的是运放是 12V 供电，在做实验时一定要打开该电源，否则没有结果输出。 （ 3）滤波模块 湖北工业大学商贸学院毕业设计 8 对信号起高通、带通、低通三种滤波作用，通过调节电位器 FW FW2的阻值可以改变截止频率或中心频率，为信号提供滤波工具。 该模块可对差模输入信号进行滤波，若是单端输入，一端输入信号而另一端接地。 在对信号进行滤波时，用 FW1和 FW2调节滤波效果。 湖北工业大学商贸学院毕业设计 9 4 VHDL语言基础 概述 硬件描述语言的发展座至今已有几十年的历史，并已成功地应用到系统的仿真、验证和设计、综合等方面。 目前常用的硬件描述语言有 VHDL、 VerilogHDL 、 ABEL等。 其中 VerilogHDL起源于集成电路的设计， ABEL起源于可编程逻辑器件的设计，而 VHDL则起源于 VHSIC计划，这是美国国防部于 1980年制定的，目标是为下一代集成电路的设计和制造而定制一种新的描述方法。 VHSIC计划和同期的 ARPAR（先进的计算机体系结构）计划，成为后来信 息高速公路计划的基础。 VHDL的英文全称为 VeryHighSpeed Integrated Circuit Hardware Description Language,是 IEEE标准化的硬件描述语言，并且已经成为系统描述的国际公认标准，得到众多 EDA公司的支持。 VHDL有两个标准版本，最早是在 1987年底， IEEE公布了 VHDL的标准版本 IEEE_1076。 1993年， IEEE对 VHDL进行了修订，从更高的抽象层次和系统描述能力方面扩展了 VHDL的内容，公布了新版本的 VHDL，即 IEEE标准的 1076－ 1993版本。 这两种版本在书写格式上有细微的差别，不过绝大部分 EDA软件都支持这两种版本的书写格式。 1997年，能够同时描述数字和模拟集成电路的 VHDL语言标准 ，即 VHDLAMS。 VHDL语言覆盖面广，描述能力强，能支持硬件的设计、验证、综合和测试，是一种多层次的硬件描述语言。 其设计描述可以是描述电路具体组成的结构描述，也可以是描述电路功能的行为描述。 这些描述可以从最抽象的系统级直到最精确的逻辑级，甚至门级。 运用 VHDL语言设计系统一般采用自顶向下分层设计的方 法，首先从系统级功能设计开始，对系统高层模块进行行为描述和功能仿真。 系统的功能验证完成后，将抽象的高层设计自顶向下逐级细化，直到与所用可编程逻辑器件相对应的逻辑描述。 VHDL语言的特点 VHDL是一种全方位的硬件描述语言，具有极强的描述能力，主要用于描述数字系统的结构，行为，功能和接口，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计，支持结构、数据流、行为三种描述形式的混合描述，覆盖面广，抽象能力强，因此在实际应用中越来越广泛。 除了含有许多具有硬件特征的语句外， VHDL的语言形式和描 述风格与句法是十分类似于一般的计算机高级语言。 VHDL的程序结构特点是将一项工程设计或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分 ,及端口 )和内部（或湖北工业大学商贸学院毕业设计 10 称不可视部分），既涉及实体的内部功能和算法完成部分。 在对一个设计实体定义了外部界面后，一旦其内部开发完成，其他的设计就可以直接调用这个实体。 这种将设计实体分成内外部分的概念是 VHDL系统设计的基本特点。 应用 VHDL进行工程设计的优点是多方面的： （ 1）作为硬件描述语言的第一个国际标准， VHDL具有很强的可移植性。 （ 2）与其他的 硬件描述语言相比， VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。 强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。 （ 3） VHDL丰富的仿真语句和库函数，随时可对设计进行仿真模拟，因而能将设计中逻辑上的错误消灭在组装之前，在大系统的设计早期就能查验设计系统功能的可行性。 （ 4） VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。 符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并 行工作才能实现。 （ 5）对于用 VHDL完成的一个确定的设计，可以利用 EDA工具进行逻辑综合和优化，并自动的把 VHDL描述设计转变成门级网表。 （ 6） VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。 （ 7） VHDL用源代码描述来进行复杂控制逻辑的设计，灵活又方便，同时也便于设计结果的交流、保存和重用。 在本设计中采用 VHDL（ VHSIC Hardware Description Language）语言进行设计输入具有很多好处：作为一处标准 的硬件描述语言， VHDL已在 ASIC及 PLD设计中不断得到推广，它有良好的可移植性和灵活性，对电路参数的修改和电路性能的模拟也较为方便，尤其在描述很复杂的电路时比原理图输入法的优越性更大。 例如，当我们要改变校验符号的数量或多项式时，若采用 VHDL语言输入法，只需修改少量的 VHDL语言源代码即可，而若采用原理图输入的方法，则改动起来就显得十分麻烦。 VHDL语言编程概述 VHDL程序的总体结构 一般而言，一个相对完整的 VHDL语言程序（或称为设计实体）至少应三个基本组成部分：①库（ Library）、程序包（ Package）使用说明；②实体（ Entity）说明；③实体对湖北工业大学商贸学院毕业设计 11 应的结构体（ Architecture）说明。 其中，库、程序包使用说明用于打开（调用）本设计实体将要用到的库、程序包；实体说明用于描述该设计实体与外界的接口信号说明，是可视部分；结构体说明用于描述该设计实体内部工作的逻辑关系，是不可视部分。 在一个实体中，允许含有一个或多个结构体，而在每一个结构体中又可以含有一个或多个进程以及其他的语句。 根据需要，实体还可以有配置说明语句。 配置说明语句主要用于以层次化的方式对特定的设计实体进行元件例 化，或是为实体选定某个特定的结构体。 图 41显示出了VHDL程序设计中比较全面的组成结构。 VHDL语言的总体结构一般是： LIBRARY IEEE； USE。 USE。 USE。 ENTITY 实体名 IS [端口说明 ]； END 实体名 ； ARCHITECTURE 构造体名 OF 实体名 IS [定义语句 ]内部信号、常数、数据类型、函数等的定义 ； BEGIN [并行处理语句 ]； END 构造体名 ； 在程序开始的地方引用了 IEEE库 ， 3个 USE语句使得调用该库的 VHDL设计可以使用程序包 STD_LOGIC_116 STD_LOGIC_ARITH和 STD_LOGIC_UNSIGNED中预定义的内容。 STD_LOGIC_1164程序包 ， 其中预定义的内容为 STD_LOGIC,STD_LOGIC_VECTOR等数据类型 ， 及一些数据类型的转换函数。 STD_LOGIC_ARITH程序包 ， 其中预定义的内容为有符号和无符号类型 ， 以及基于这些类型的算术运算。 STD_LOGIC_UNSIGNED程序包，其中预定义的内容为基于 STD_LOGIC和 STD_LOGIC_VECTOR的无符号的算术运算。 由于在程序中最常用到的数据类型就是标准数据类型，所以一般都将以上的引用语句写在程序的最前面。 这样在程序中就可以方便地对标准数据类型进行操作。 湖北工业大学商贸学院毕业设计 12 实体设计概述 实体（ entity）是一个设计实体的表层设计单元，其功能是对这个设计实体与外部电路进行接口描述它规定了设计单元的输入输出接口信号和引脚，是设计实体与外界的一个通信界面。 ⑴ 实体语句结构 实体说明单元的常用语句结 构如下： entity 实体名 is [generic(类属表 )； ] [port(端口表 )。 ] end entity 实体名； 实体说明单元必须以语句 “entity 实体名 is”开始，以语句 “end entity 实体名； ”结束，其中的实体名是设计者自己给设计实体的命名，可供其他设计实体对其进行调用时使用（考虑到 MAX+PLUSII要求源程序文件的名字与实体名必须一致，因此建议各个源程序文件的命名均与实体名一致）。 中间在方括号内的语句描述，在特定的情况下并非时必须的。 例如构建在 VHDL仿真测 试平台时就不需要方括号中的语句。 ⑵ 类属说明语句 类属（ generic）参量是一种端口界面常数，通常以一种说明的形式放在实体或块结构体前的说明部分。 类属为所说明的环境提供了一种静态信息通道，类属的值可以由设计实体外部提供。 因此，设计者可以从外面通过类属参量的重新设定而方便地改变一个设计实体或一个元件的内部电路结构和规模，而不需要修改实体内部程序。 类属说明的一般书写格式如下： generic([常数名；数据类型 [：设定值 ]]{；常数名；数据类型 [：设定值 ]})； ⑶ 端口说明 由 port引导的端口说明语句是对于一个设计实体界面的说明。 实体端口说明的一般书写格式如下： port(端口名：端口模式 数据类型； {端口名：端口模式 数据类型 })； 其中，端口名是设计者为实体的每一个对外通道所取得名字；端口模式是指这些通道上的数据流动方式，如输入或输出等；数据类型是指端口上流动的数据的表达格式。 由于VHDL是一种强类型语言，它对语句中的所有操作数的数据类型都有严格的规定。 一个实湖北工业大学商贸学院毕业设计 13 体通常有一个或多个端口，端口类似于原理图部件符号上的管脚。 实体与外界交流的信息必须通过端口通道流入或流出。 IEEE1076标准包中定义了 4种常用的端口模式，各端口模式的功能及符号 在实际的数字集成电路中， in相当于只允许输入的引脚， out相当于只允许输出的引脚，buffer相当于带输出缓冲器并可以回读的引脚（与三态引脚不同），而 inout相当于双向引脚。 结构体设计概述 结构体（ architecture）是用于描述设计实体的内部结构及实体端口间的逻辑关系。 结构体内部构造的描述层次和描述内容可以用图 43来说明。 一般而言，一个完整的结构体由以下两个基层次组成： 1 对数据类型、常数、信号、子程序和元件等元素的说明部分 ； 2 以行为、数据流、结构描述方式表达实体逻辑行为或功能的描述语句。 结构体将具体实现一个实体。 每个实体可以由多个机构体，每个结构体对应着实体的不同结构和算法的实现方案，其间的各个结构的地位是同等的，但同一结构体不能为不同的实体所拥有。 结构体不能单独存在，它必须有一个界面说明，即对应着一个实体。 对于具有多个结构体的实体，必须用配置（ configuration）语句指明实际用于综合的结构体和用于仿真的结构体。 在电路中，如果实体代表一个器件符号，则结构体描述了这个符号的内部行为。 当把这个符号例化成一个实际的器 件安装到电路上时，则需配置语句为这个例化的器件指定一个结构体（即指定一种实现方案），或由编译器自动选定一个默认的结构体。 ⑴结构体的一般语句格式 结构体的语句格式如下： architecture 结构体名 of 实体名 is [说明语句 ] begin [功能描述语句 ] end architecture 结构体名； 其中，实体名必须与设计实体名一致，而结构体名可以由设计者自己选择，但当一个实体具有多个结构体时，结构体的取名不可重复。 ⑵结构体说明语句 湖北工业大学商贸学院毕业设计 14 结构体中的说明语句是对结构体的功能 描述语句中将要用到的信号（ signal）、数据类型（ type）、常数（ constant）、元件（ pon。