基于单片机控制的led点阵显示屏

基于单片机控制的led点阵显示屏内容摘要：

制系统。 LED16*16 模块作为动态扫描并行显示。 洛阳师范学院 毕业设计 /论文 10 第 3 章 系统硬件电路的设计 硬件电路大致上可以分为单片机系统及外围电路、列驱动电路和行驱动电路组成。 单片机系统及外围电路 AT89S51 性能介绍及其主要特性 AT89S51 是一个低功耗，高性能 CMOS 8 位单片机，片内含 4k Bytes ISP(Insystem programmable)的可反复擦写 1000 次的 Flash只读程序存储器，器件采用 ATMEL 公司的高密度、非易失性存储技术制造，兼容标准 MCS51 指令系统及 80C51 引脚结构，芯片内集成了通用 8 位中央处理器和 ISP Flash存储单元，功能强大的微型计算机的 AT89S51 可为许多嵌入式控制应用系统提供高性价比的解决方案。 AT89S51 具有如下特点： 40 个引脚， 4k Bytes Flash 片内程序存储器， 128 bytes的随机存取数据存储器（ RAM）， 32个外部双向输入 /输出（ I/O）口， 5 个中断优先级 2 层中断嵌套中断 ， 2 个 16 位可编程定时计数器 ,2 个全双工串行通信口，看门狗（ WDT）电路，片内时钟振荡器。 此外， AT89S51 设计和配置了振荡频率可为 0Hz并可通过软件设置省电模式。 空闲模式下， CPU 暂停工作，而 RAM 定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存 RAM 的数据，停止芯片其它功能直至外中断激活或硬件复位。 同时该芯片还具有 PDIP、 TQFP 和 PLCC 等三种封装形式，以适应不同产品的需求。 (1).主要特性： • 8031 CPU与 MCS51 兼容 • 4K字节可编程 FLASH 存储器 (寿 命： 1000 写 /擦循环 ) • 全静态工作： 0Hz24KHz • 三级程序存储器保密锁定 • 128*8位内部 RAM • 32条可编程 I/O 线 • 两个 16 位定时器 /计数器 • 6个中断源 • 可编程串行通道 • 低功耗的闲置和掉电模式 • 片内振荡器和时钟电路 洛阳师范学院 毕业设计 /论文 11 (2).管脚说明： AT89S51 是 40 脚双列直插芯片。 图 31 是其引脚图。 图 31 AT89S51 引脚图 VCC：供电电压。 GND：接地。 P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL门电流。 当P1 口的管脚第一次写 1 时 ，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地址的第八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1 口： P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出 4TTL门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1 口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口 缓冲器可接收，输出 4 个 TTL 门电流，当 P2 口被写 “1”时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时，P2 口输出地址的高八位。 在给出地址 “1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2 口输出其特殊功能寄存器的内容。 P2 口在 FLASH编程和校验时接收高八位地址信号和控制信号。 P3 口： P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL门 电流。 当 P3 口写入 “1”后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故，同时为闪烁编程和编程校验接收一些控制信号。 P3 口还具有第二功能，功能如表 32。 洛阳师范学院 毕业设计 /论文 12 表 32 P3 口的第二功能： I/O 口作为输入口时有两种工作方式即所谓的读端口与读引脚读端口时实际上并不从外部读入数据而是把端口锁存器的内容读入到内部总线经过某种运算或变换后再写回到端口锁存器只有读端口时才真正地把外部的数据读入到内部总线上面图中的两个三角形表示的就是输入缓冲器 CPU将根据不同的指令分别发出读端口或读引脚信号以完成不同的操作这是由硬件自动完成的不需要我们操心 1 然后再实行读引脚操作否则就可能读入出错为什么看上面的图如果不对端口置 1 端口 锁存器原来的状态有可能为 0Q端为 0Q^为 1加到场效应管栅极的信号为 1该场效应管就导通对地呈现低阻抗 ,此时即使引脚上输入的信号为 1 也会因端口的低阻抗而使信号变低使得外加的 1 信号读入后不一定是 1 若先执行置 1 操作则可以使场效应管截止引脚信号直接加到三态缓冲器中实现正确的读入由于在输入操作时还必须附加一个准备动作所以这类 I/O 口被称为准双向口 89C51 的 P0/P1/P2/P3 口作为输入时都是准双向口接下来让我们再看另一个问题从图中可以看出这四个端口还有一个差别除了 P1 口外 P0P2P3 口都还有其他的功能。 RST：复 位输入。 当振荡器复位器件时，保持 RST 两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE 的输出可在 SFR8EH 地址上置 0。 此时， ALE只有在执行 MOVX， MOVC 指令是 ALE 才起作用。 另外，该引脚被略微拉 高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 /PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次 /PSEN 有效。 但在访问外部数据存储器时，这两次有效的 /PSEN 信号端口 第二功能 RXD（串行输入口） TXD（串行输出口） /INT0（外部中断 0） /INT1（外部中断 1） T0（记时器 0 外部输入） T1（记时器 1 外部输入） /WR（外部数据存储器写选通） /RD（外部数据存储器读选通） 洛阳师范学院 毕业设计 /论文 13 将不出现。 /EA/VPP：当 /EA 保持低电平时，则在此期间外部程序存储器（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1 时， /EA 将内部锁定为 RESET；当/EA 端保持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于施加 12V编程电源（ VPP）。 XTAL1：反向振荡放 大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 AT89SXX 系列单片机实现了 ISP 下载功能，故而取代了 89CXX 系列的下载方式，也是因为这样， ATMEL 公司已经停止生产 89CXX 系列的单片机，现在市面上的 AT89CXX 多是停产前的库存产品。 (3).芯片擦除 整个 PEROM 阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持 ALE 管脚处于低电 10ms 来完成。 在芯片擦操作中，代码阵列全被写 “1”且在任何非空存储字节被重复编程以前，该操作必须被执行。 此外， AT89C51 设有 稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。 在闲置模式下， CPU停止工作。 但 RAM，定时器，计数器，串口和中断系统仍在工作。 在掉电模式下，保存 RAM 的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。 晶体振荡器特性 AT89S51 中有一个用于构成内部振荡器的高增益反相放大器，引脚 XTAL1 和 XTAL2 分别是该放大器的输入端和输 出端。 这个放大器与作为反馈元件的片外石英晶体或陶瓷谐振器一起构成自激振荡器，振荡电路参见图 23(A)外部振荡电路 (B)外部时钟驱动电路。 外接石英晶体（或陶瓷谐振器）及电容 Cl、 C2 接在放大器的反馈回路中构成并联振荡电路。 对外接电容 Cl、 C2 虽 然没有十分严格的要求，但电容容量的大 ，会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程序及温度稳定性。 如果使用石英晶体，我们推荐电容使用 30pF177。 10pF，而如使用陶瓷谐振器建议选择 40pF177。 10F。 洛阳师范学院 毕业设计 /论文 14 S0FWC71 0UR2R ES 2+5R ETM CS 5 1V SS1KV CCR ET2 00MC S 5 1V SS (A)外部振荡电路 (B)外部时钟驱动电路 图 33(A)外部振荡电路 (B)外部时钟驱动电路 其中：石英晶体时： C1， C2＝ 30pF177。 10pF ，陶瓷滤波器： C1， C2＝ 40pF177。 10pF 用户也可以采用外部时钟。 采用外部时钟的电路如图 5 右图示。 这种情况下，外部时钟脉冲接到 XTAL1 端，即内部时钟发生器的输入端， XTAL2 则悬空。 由于外部时钟信号是通过一个 2 分频触发器后作为内部时钟信号的，最高电平持续时间和最大的低电平持续时间应符合产品技术条件的要求。 MCS51 系列单片机的工作方式 单片机的工作方式包括：复位方式、程序执行方式、单步执行方式、掉电和节电方式以及 EPPROM 编程和校验方式 (1).复位方式 计算机在启动运行时都需要复位，复位使中央处理器 CPU和内部其它器件处于一个确定的初始状态，从这个状态开始工作。 MCS51 系列单片机有一个复位引脚 RET，高电平时有效。 在时钟电路工作以后，当外部电路使得 RET 端出现 2 个机器周期以上的高电平，系统内部复位。 复位有两种方式：上电复位和按钮复位，如图 34 所示。 (A)上电复位电路 (B)按钮复位电路 图 34(A)上电复位电路 (B)按钮复位电路 C2 洛阳师范学院 毕业设计 /论文 15 MCS51 的复位电路：只要 RET 保持高电平， MCS51 单片机将循环复位。 复位期间， ALE/PESN 输出高电平。 RET 从高电平变为低电平后， PC 指针变为 0000H,使单片机从程序存储器地址为 0000H 的单元开始执行程序。 (2).空闲节电模式 在空闲工作模式状态， CPU 保持睡眠状态而有片内的外设仍保持激活状态，这种方式由软件产生。 此时，片内 RAM 和 有特殊功能寄存器的内容保持不变。 空闲模式可由任何允许的中断请求或硬件复位终止。 需要注意的是，当由硬件复位来终止空闲工作模式时， CPU 通常是从激活空闲模式那条指 令的下一条指令开始继续 执行程序的，要完成内部复位操作，硬件复位脉冲要保持两个机器周期（ 24 个时钟周期）有效，在这种情况下，内部禁止 CPU 访问片内 RAM，而允许访问其它端口。 为了避免在复位结束时可能对端口产生意外写入，激活空闲模式的那条指令 后一条指令不应是一条对端口或外部存储器的写入指令。 (3).掉电模式： 在掉电模式下，振荡器停止工作，进入掉电模式的指令是最后一条被执行的指令，片内 RAM 和特殊功能寄存器的内容在终止掉电模式前被冻结。 退出掉电模式的方法是硬件复位或由处于使能状态的外中断 INT0 和 INT1 激活。 复位后将重新定义全部特殊功能寄存器但不改变 RAM 中的内容，在 Vcc 恢复到正常工作电平前，复位应无效，且必须保持一定时间以使振荡器重启动并稳定工作。 系统电源设计 在单片机的应用系统中，由于单片机正常工作电压的需要，所以经常要用到三端稳压电路，用来给单片机应用系统提供稳定的直流供电电压，需采用集成稳压器。 电子产品中，常见的三端稳压集成电路有正电压输出的 78 系列和负电压输出的 79系列。 顾名思义，三端 IC 是指这种稳压用的集成电路，只有三条引脚输出，分别是输入端 、接地端和输出端。 它的样子象是普通的三极管， TO 220 的标准封装，也有 9013 样子的 TO92 封装。 用 78/79 系列三端稳压 IC 来组成稳压电源所需的外围元件极少，电路内部还有过流、过热及调整管的保护电路，使用起来可靠、方便，而且价格便宜。 有时在数字 78 或 79 后面还有一个 M 或 L，如 78M12 或 79L。