基于zigbee的无线传感器网络平台的设计

基于zigbee的无线传感器网络平台的设计内容摘要：

比，他能够直接读出被测温度并且可根据实际要求通过简单的编程实现 9~12 位的数字值读数方式。 可以分别在 ms 和 750 ms 内完成 9 位和 12 位的数字量，并且从 DS18B20 读出的信息或写入 DS18B20 的信息仅需要一根口线 （ 单线界面 ） 读写 ,温度变换功率来源于数据总线，总线本身也可以向所挂接的 DS18B20 供电，而无需额外电源。 因而使用 DS18B20 可使系统结构更趋简单，可靠性更高。 他在测温精度、转换时间、传输距离、分辨率等方面较 DS1820 有了很大的改进，给用户带来了更方便的使用和更令人满意的效果。 湿度传感器的选择：本设计采用的湿度传感器是由 TLC555 及外围器件产生的可计数方波以及 HS1101湿度传感器组成的湿 度测量电路基于独特工艺设计的电容元件，这些相对湿度传感器可以大批量生产。 可以应用于办公自动化，车厢内空气质量控制，家电，工业控制系统等。 在需要湿度补偿的场合他也可以得到很大的应用。 与其他湿度传感器相比 HS1101 具有 全互换性在标准环境下不需校正；长时间饱和下快速脱湿；可以自动化焊接； 包括波峰焊或水浸； 高可靠性与长时间稳定性；专利的固态聚合物结构；可用于线性电压或频率输出回炉；快速反应时间。 本章小结 本章主要对系统总体方案进行了选取，根据实际情况确定了具体部件。 这其中包括实现无线传感器网络的关键技术 和方法、 Zigbee 芯片的选用、温湿度传感器的选取等等。 黑龙江工程学院本科生毕业设计 9 第 3 章 硬件设计 主控制器 芯片 CC2430 简介 CC2430 是一颗真正的系统芯片（ SoC） CMOS 解决方案。 这种解决方案能够提高性能并满足以 ZigBee 为基础的 波段应用对低成本，低功耗的要求。 它结合一个高性能 （直接序列扩频）射频收发器核心和一颗工业级小巧高效的 8051 控制器。 CC2430 芯片延用了以往 CC2420 芯片的架构，在单个芯片上整合了 ZigBee 射频（ RF）前端、存储器和微控制器。 它使用 1 个 8 位 MCU（ 8051），具有 32/64/128KB可编程闪存和 8KB 的 RAM，还包含模拟数字转换器（ ADC）、几个定时器（ Timer）、AES128 协同处理器、看门狗定时（ Watchdog Timer）、 32kHz 晶振的休眠模式定时器、上电复位电路（ Power On Reset）、掉电检测电（ Brown Out Detection）以及 21 个可编程 I/O 引脚。 CC2430 芯片的主要特点如下 （ 1） 高性能、低功耗的 8051 微控制器内核； （ 2） 适应 的 RF 收发器 ； （ 3） 极高的接收灵敏度和抗干扰性能； （ 4） 32/64/128KB 闪存； （ 5） 8 KBSRAM，具备在各种供电方式下的数据保持能力； （ 6） 强大的 DMA 功能； （ 7） 只需极少的外接元件； （ 8） 只需一个晶体，即可满足组网需要；电流消耗小 ； （ 9） 掉电方式下，电流消耗只有 A，外部中断或者实时钟能唤醒系统； （ 10） 挂起方式下，电流消耗小于 A，外部中断能唤醒系统； （ 11） 硬件支持避免冲突的载波侦听多路存取 （ CSMACA） ； （ 12） 电源电压范围宽 （ ～ V） ； （ 13） 支持数字化的接收信号强度指示器 /链路质量指示（ RssI/LQI）； （ 14） 具有 8 路输入 8～ 14 位 ADC； （ 15） 2 个支持多种串行通信协议的 USART； 黑龙江工程学院本科生毕业设计 10 （ 16） 1 个 IEEE 媒体存取控制（ MAC）定时器； （ 17） 1 个通用的 16 位和 2 个 8 位定时器； （ 18） 21 个通用 I/O 引脚，其中 2 个具有 20mA 的电流吸收或电流供给能力。 CC2430 芯片集成的 CPU 的主要特性 针对协议栈，网络和应用软件的执行对 MCU 处理能力的要求， CC2430 包含一个增强型 工业标准的 8 位 8051 微控制器内核，运行时钟 32MHz。 由于更快的执行时间和通过除去被浪费掉的总线状态的方式，使得使用标准 8051 指令集的 CC2430 增强型8051 内核具有 8 倍的标准 8051 内核的性能。 CC2430 包含一个 DMA 控制器。 8K 字节静态 RAM，其中的 4K 字节是超低功耗SRAM。 32k、 64k 或 128k 字节的片内 Flash 块提供在电路可编程非易失性存储器。 CC2430 集成了 4 个振荡器用于系统时钟和定时操作：一个 32MHz 晶体振荡器，一个 16MHzRC振荡器，一个可选的 振荡器。 CC2430 也集成了用于用户自定义应用的外设。 一个 AES 协处理器被集成在CC2430，以支持 MAC 安全所需的（ 128 位关键字） AES 的运行，以实现尽可能少的占用微控制器。 中断控制器为总共 18 个中断源提供服务，他们中的每个中断都被赋予 4 个中断优先级中的某一个。 调试界面采用两线串行界面，该界面被用于在电路调试和外部 Flash编程。 I/O 控制器的职责是 21 个一般 I/O 口的灵活分配和可靠控制。 CC2430 增 强型 8051 内核使用标准 8051 指令集，具有 8 倍的标准 8051 内核的性能。 这是因为： （ 1）每个时钟周期为一个机器周期而标准 8051 中是 12 个时钟周期为一个机器周期。 （ 2）除去被浪费掉的总线状态的方式。 大部分单指令的执行时间为 1 个系统时钟周期。 除了速度的提高， CC2430 增加内核还增加了二个部分：另一个数据指针以及扩展 18 个中断源。 CC2430 的 8051 内核的目标代码兼容标准 8051 的微处器。 换句话说 ,CC2430 的8051 目标码与标准 8051 完全兼容，可以使用标准 8051 的汇编器和编 译器进行软件开发，所有的 CC2430 的 8051 指令在目标码和功能上与同类的标准的 8051 产品完全等价。 不管怎样讲，由于 CC2430 的 8051 内核使用不同于标准的指令时钟，所用的晶振也不尽相同，因此在编程时候与标准的 8051 代码略有不同，也是因为外设如定时器等不同于标准的 8051。 黑龙江工程学院本科生毕业设计 11 I/O 端口线引脚功能 CC2430 有 21 个可编程的 I/O 口引脚， P0、 P1 口是完全的 8 位口， P2 口只有 5个可使用的位。 通过软件设定一组 SFR 寄存器的位和字节，可使这些引脚作为通常的I/O 口或作为连接 ADC、计时器或 USART 部件的外围设备 I/O 口使用。 I/O 口有下面的关键特性： （ 1） 可设置为通常的 I/O 口，也可设置为外围 I/O 口使用。 （ 2） 在输入时有上拉和下拉能力。 （ 3） 全部 21 个数字 I/O 口引脚都具有回应外部的中断能力。 如果需要外部设备，可对 I/O 口引脚产生中断，同时外部的中断事件也能被用来唤醒休眠模式。 CC2430 的引脚如图 所示，管脚功能表见表 所示。 DVDD120DVDD241DVDD37DVDD447DVDD542484645986543211112131415161718RESE_N10GND49AVDD635AVDD536AVDD437AVDD338AVDD239AVDD140AVDD1028AVDD929AVDD830AVDD731AVDD1127AVDD1225RF_P32TXRXW33RF_N3432K_24332K_14432M_12132M_219BASI122BASI22624RFG_IN23U1cc2430 图 CC2430 的引脚图 表 引脚功能表 管脚名称 管脚号 管脚功能 DVDD 7 为（ I/O）提供 ~ 压 AVDD_SOC 20 为模拟电路连接 ~ AVDD_RRE 23 为模拟电路连接 ~ RREG_OUT 24 为 25， 27~31， 35~40 引脚端口提供 AVDD_IF1 25 为接收器、波段滤波器、模拟测试模块提供 黑龙江工程学院本科生毕业设计 12 续 表 引脚功能表 AVDD_CHP 27 为环状滤波器的第一部分电路和充电泵提供 VCO_GUARD 28 VCO 屏蔽电路的报警连接端口 AVDD_VCO 29 为 VCO 和 PLL 环滤波器最后 部分电路提供 AVDD_PRE 30 为预定标器、 DIV2 和 LO 缓冲期提供 AVDD_RF1 31 为 LNA、前置偏置电路和 PA 提供 TXRX_SWITCH 33 为 PA 提供调整电压 AVDD_SW 35 为 LNA/PA交换电路提供 AVDD_RF2 36 为接收和发射混频器提供 AVDD_IF2 37 为低通滤波器和 VGA的最后部分电路提供 AVDD_ADC 38 为 ADC 和 DAC 的模拟电路部分提供 DVDD_ADC 39 为 ADC 的数字电路部分提供 AVDD_DGUARD 40 为隔离数字噪声电路连接电压 AVDD_DREG 41 向电压调节器核心提供 ~ DCOUPL 42 提供 ,此电压不为外部电路所使用 DVDD 47 为 I/O 端口提供 ~ RESET_N 10 复位引脚 ,低电平有效 XOSC_Q2 19 32MHz 的晶振引脚 2 XOSC_Q1 21 32MHz 的晶振引脚 1，或外部时钟输入引脚 RBIAS1 22 为参考 电流提供精确的偏置电阻 RBIAS2 26 提供精确电阻， 43kΩ， 177。 1% RF_P 32 在 RX 期间向 LNA 输入正向射频信号；在 TX 期间接收来自PA 的输入正向射频信号 RF_N 34 在 RX 期间向 LNA 输入负向射频信号；在 TX 期间接收来自PA 的输入负向射频信号。 XOSC_Q2P2_3 43 的 端口 XOSC_Q1P2_4 44 的 端口 P1_2～ P1_7 1~6 I/O， 具有 4mA输出驱动能力 P1_0～ P1_1 8~9 I/O， 具有 20mA输出驱动能力 P0_0 ～ P0_7 11~18 I/O， 具有 4mA输出驱动能力 P2_4~P2_1 43~46 I/O， 具有 4mA输出驱动能力 黑龙江工程学院本科生毕业设计 13 复位 CC2430 有 3 个复位源： （ 1）强置输入引脚 RESET_N 为低电平； （ 2）上电复位； （ 3）看门狗复位。 复位后的初始状况如下： I/O 引脚设置为输入、上拉状态； CPU 的程序计数器设置为 0x0000，程序从这里开始运行；所有外部设备的寄存器初始化到它们的复位值；看门狗禁止。 存储器 如表 存储器功能表。 表 存储空间及功能表 存储空间名称 存储空间位数 功能及访问方式 代码（ CODE） 16 位只读存储空间 用于程序存储 数据（ DATA） 8 位可存取存储空间 可以直接或间接被单个的 CPU 指令访问。 该空间的低 128 字节可以直接或间接访问，而高 128字节只能够间接访问 外 部 数 据（ XDATA） l6 位可存取存储空间 通常需要 4～ 5 个 CPU 指令周期访问 特殊功能寄存器（ SFR） 7 位可存取寄存器存储空间 可以被单个的 CPU 指令访问 振荡器和时钟 CC2430 有一个内部系统时钟。 该时 钟的振荡源既可以用 16MHz 高频 RC 振荡器，也可以采用 32MHz 晶体振荡器。 时钟的控制可以由设置特殊功能寄存器的 CLKCON字节来实现。 系统时钟同时也可以提供给 8051 所有外部设备使用。 振荡器可以选择高精度的晶体振荡器，也可以选择低成本的 RC 振荡器。 注意，运行 RF 收发器，必须使用高精度的悬体振荡器。 无线模块 一个基于 的 CC2430 无线收发模块无线核心部分是一个 CC2420 射频收发器。 CC2430 的无线接收器是一个低中频的接收器。 接收到的射频信号通过低噪声放大器 放大而正交降频转换到中频。 在中频 2MHz 中，当 ADC 模数转换时，输入 /正义调相信号被过滤和放大。 CC2430 的数据缓冲区通过先进先出（ FIFO）的方式来接收 128 位数据。 使用先进先出读取数据需要通过特殊功能寄存器界面。 存储器与先进先出缓冲区数据移动使用 DMA 方式来实现。 黑龙江工程学院本科生毕业设计 14 CRC 校验使用硬件实现。