基于dsp的时钟系统设计

基于dsp的时钟系统设计内容摘要：

的使能输入端必须保持绑定在各自合适的高有效或低有效状态。 74HC138 与 74HC238 逻辑功能一致，只不过 74HC138为反相输出。 74HC138 译码器可接受 3 位二进制加权地址输入（ A, B 和 C），并当使能时，提供 8 个互斥的低有效输出（ Y0 至 Y7）。 74HC138 特有 3 个使能输入端：两个低有效（ S2 和 S3）和一个高有效（ S1）。 除非 S2 和 S3 置低且 S1 置高，否则 74HC138将保持所有输出为高。 利用这种复合使能特性，仅需 1 片 74HC138 芯片即可轻松实现 6 个数码管的选择导通。 如图 所示： 图 74HC138 译码器 驱动芯片 74HC273 74HC273 是一款高速 CMOS 器件， 74HC273 引脚兼容低功耗肖特基 TTL（ LSTTL）系列。 74HC273 具有八路边沿触发， D 型触发器，带独立的 D 输入和 Q 输出。 74HC273的公共时钟（ CLK）和主复位（ CLR）端可同时读取和复位（清零）所有触发器。 每个 D 输入的状态将在时钟脉冲上升沿之前的一段就绪时间内被传输到触发器对应的输出（ Qn）上。 一旦 CLR 输入电平为低，则所有输出将被强制置为低，而不依赖于时钟或者数据输入。 74HC273 适用于要求原码输出或者所有存储元件共用时钟和主复 5 位的应用 ,如下图 所示： 图 74HC273 数码管 显示 下图为 共阴极 数码管的引脚图，每位的段码线（ a,b,c,d,e,f,g,dp）分别与 1 个 8 位的锁存器输出相连，由 DSP 控制器控制组合 0－ 9 十个数据，如令其显示 1 则 b,c 引脚（即 2， 3 引脚）送高电平，此时数码管显示 1。 由于各位的段码线并联， 8 位 I/O口输出段码对各个显示位来说都是相同的 ，如下图 所示： 图 LED 数码管 控制部分 TMS320LF2407A 是 TI 公司推出的一款定点 DSP 控制器，它采用了高性能静态CMOS 技术，使得供电电压降为 3． 3V，减小了控制器的功耗； 40MIPS 的执行速度使得指令周期缩短到 25ns(40MHz)，从而提高了控制器的实时控制能力；集成了 32K 6 字的闪存 (可加密 )、 2． 5K 的 RAM、 500ns 转换时间的 A／ D 转换器，片上事件管理器提供了可以满足各种电机的 PWM 接口和 I／ O 功能，此外还提供了适用于工业控制领域的一些特殊功能，如看门狗电路、 SPI、 SCI 和 CAN 控制器等，从而使它可广泛应用于工业控制领域。 图 DSP2407 最小系统图 如上图 所示 ， DSP2407 最小系统包括 6 部分： DSP2407(TMS320LF2407A) 、电源、晶体振荡器接口电路、 JTAG 接口电路、 XF 引脚 LED 指示灯和 I/O 口 LED 指示灯。 本最小系统选择了 TI 公司的 TPS767D301 作为 DC/DC 转换芯片。 它是一个双路低压降 的电压调节器，输入为 +5V 电压，可输出一路 + 固定电压及一路 ~5V 可调电压，每路电流最大输出为 1A。 电源电路原理图如下图所示。 + 输出电压供LF2407A 使用，另一路可输出 +，本最小系统暂不用 ，如下图 所示： 7 图 DSP2407 最小系统电源电路原理图 PLL 滤波电路。 在 DSP 内部，有一个锁相环时钟模块 PLL(PhaseLock loops)，它是被作为一个片内未设看待的，接在片内外设总线上，为 DSP 提供所需的各种时钟信号。 DSP2407 的锁相环时钟电路需要片外滤波器电路的配合， PLL 局部电路图如下 图 所示。 DSP2407A 最小系统时钟硬件设计有两种工作方法。 一种是利用锁相环时钟模块PLL 中提供的内部振荡电路，在 DSP 芯片的引脚 XTAL1/CLKIN 与 XTAL2 之间连接一晶振，启动内部振荡器。 另一种方法是不使用片内的振荡电路，完全由外部有源晶体振荡器产生时钟信号，直接接入 XTAL1/CLKIN 引脚，此时， XTAL2 脚悬空。 这种方法称为晶振方式。 但着一方式仍是用片内的 PLL 倍频电路来对 这一来自片外的时钟进行倍频，以产生所需的时钟。 图 锁相环电路 PLL 片外滤波电路 JTAG 标准接口。 JTAG(Joint Test Action Group)是 1985 年指定的检测 PCB 和 IC 8 芯片的一个标准。 仿真器一般提供 DSP 的 JATG 时钟信号，只参与数据的传输 ，即将目标代码通过 JATG 接口从 PC 机下载到目标系统的存储器中。 仿真器 JTAG 的仿真头 如下图 及 JTAG 仿真信号表 所示： 图 仿真器 JTAG 的仿真头 表 JTAG 仿真信号 系统总 原理图 JTAG 信号 信号说明 仿真器输入 /输出状态 DSP 输入 /输出状态 EMU0 仿真引脚 0 输入 输入 /输出 EMU1 仿真引脚 1 输入 输入 /输出 PD(Vcc) 目标板存在检测信号。 该引脚用于指示仿真器是否与目标板接上，以及目标板是否已经上电。 DSP 的 PD 引脚必须与目标板的电源 Vcc 相连。 输入 输出 TCK 测试时钟。 由仿真器提供的 的时钟信号。 输出 输入 TCK_RET 测试时钟返回。 对仿真器而言 ，是输入信号 输入 输出 TDI 测试数据输入（针对 DSP） 输出 输入 TDO。