基于cpld的频率测量计

基于cpld的频率测量计内容摘要：

间选择，即在高频段时，闸门时间较短；低频时闸门时间较长。 这样闸门时间宽度 Tc 依据被测频率的大小自动调整测频，从而实现量程的自动转换，扩大了测频的量程范围；实现了全范围等精度测量，减少了低频测量的误差。 图 中 BZ＿ Counter 和 DC＿ Counter 是 2 个可控的 32 b 高速计数器， BZ＿ ENA和 DC＿ ENA 分别是他们的计数允许信号端，高电平有效。 基准频率信号从 BZ＿ Counter的时钟输入端 BZ＿ CLK 输入，设其频率为 Fs； 待测信号经前端放大、限幅和整形后，从与 BZ＿ Counter 相似的 32 b 计数器 DC＿ Counter 的时钟输入端 DC＿ CLK 输入，测量频率为 Fx， STA 为计数结束标志位，当 STA 由高电平变为低电平时，计数结束。 毕业设计 (论文 ) 9 MUX64_16 是一个可控数据选择器，当输入 (SS SS0)=0、 3 时分别输出标准频率计数器的低 8 位、高 8 位以及被 测频率计数器的低 8 位、高 8 位。 图 等精度频率计数框图 测量开始 后 ，首 先 单片机 发出一个清零信号 CLR，使 2 个 32 b 的计数器和 D 触发器置 0，然后 单片机 再发出允许测频命令，即使预置门控信号 GATE 为高电平，这时 D触发器要一直等到被测信号的上升沿通过时， Q 端才被置 1，即使 BZ＿ ENA 和 DC＿ENA 同时为 1，将启动计算器 BZ＿ Counter 和 DC＿ Counter，系统进入计算允许周期。 这时，计数器 BZ＿ Counter 和 DC＿ Counter 分别对被测 信号和标准频率信号同时计数。 当 Tpr 秒过后，预置门控信号被 单片机 置为低电平，但此时 2 个 32 b 的计数器仍然没有停止计数，一直等到随后而至的被测信号的上升沿到来时，才通过 D 触发器将这 2 个计算器同时关闭。 设在某一次预置门控时间 Tpr 中对被测信号计数值为 Nx，对标准频率信号的计数值为 Nb，则根据闸门时间相等，可得出公式 ()： Fx/Nx=Fs/Ns （ ） 则： Fx=(Fs/Ns)*Nx Da_bus(15… 0) 清零信号 被测信号 门控信号 GATE 40MHz 标准 频率 BZ_Counter BZ_CLK BZ_ENA bz_count(31… 0) CLR DC_Counter DC_CLK DC_ENA dc_count(31… 0) CLR D Q D 触发器 MUX 64_16 STA SS SS0 毕业设计 (论文 ) 10 键控制模块 图 ， 因为按键数量较少 ， 所以采用独立式按键结构 : 图 键盘控制电路 每个按键各接一根输入线，从而使一根线上按键的工作状态不会影响其它线上的工作状态。 4 个按键通过一片并入串出的 74LS165 接入单片机，单片机的 P3. 0 口为串行数据输入线， P3. 1 口提供 741LS165 移位所需的时钟信号， P3. 2 口控制 74LS165 的并行置入和串行移位信号线。 P3. 5 为信号封所线，防止按键按下时的强电流对显示造成影响。 按键的消抖用软件延时的方法实现。 4 键分别为 开始功能键和 秒、 1 秒、 10秒三个时间键。 74LS165 的 4 个 I/O 口通过 3K的电阻接高电平，当扫描到某一位为低电平时表示有按键按下。 毕业设计 (论文 ) 11 显示模块 测试结果输出显示模块如图 所示。 8 位 8 段 LED 采用共阳极接法，显示方式为静态显示，静态显示方式显示亮度较高，而且显示状态稳定。 根据实际亮度需求每段LED接 5K的限流电阻。 AT89C51的 P3. 0口为数据输出线，数据经 8片串入并出 74LS164以串行方式送入 LED(数据从最 左 端串行移入 )，每片 74LS164 驱动一只 LED。 P3. 1 为串行移位时钟线。 P3. 4 为数据封锁线。 图 显示电路 在单片机应用系统中，显示器显示常用两种方法：静态显示和动态扫描显示。 所谓静态显示，就是每一个显示器都要占用单独的具有锁存功能的 I/O 接口用于笔划段字形毕业设计 (论文 ) 12 代码。 这样单片机只要把要显示的字形代码发送到接口电路，就不用管它了，直到要显示新的数据时，再发送新的字形码，因此，使用这种方法单片机中 CPU的开销小。 AT89C51 单片机串行口方式 0 为移位寄存器方式，外接 8 片 74LS164 作为 8 位 LED显示器的静态显示接口，把 AT89C51 的 RXD 作为数据输 出线， TXD 作为移位时钟脉冲。 74LS164 为 TTL 单向 8 位移位寄存器，可实现串行输入，并行输出。 其中 A、 B（第 2 脚）为串行数据输入端， 2 个引脚按逻辑与运算规律输入信号，共一个输入信号时可并接。 CLK（第 8 脚）为时钟输入端，可连接到串行口的 TXD 端。 每一个时钟信号的上升沿加到 CLK 端时，移位寄存器移一位， 8 个时钟脉冲过后， 8 位二进制数全部移入 74LS164 中。 CRL （第 9 脚）为复位端，当 CRL =0 时，移位寄存器各位复 0，只有当 CRL =1 时，时钟脉冲才起作用。 QA…Q H 并行输出端分别接 LED 显示器的 dga 各段对应的引脚上。 在给出了 8 个脉冲后，最先进入 74LS164 的第一个数据到达了最高位，然后再来一个脉冲会有什么发生呢。 再来一个脉冲，第一个脉冲就会从最高位移出，搞清了这一点，下面让我们来看电路， 8 片 7LS164 首尾相串，而时钟端则接在一起，这样，当输入 8 个脉冲时，从单片机 RXD 端输出的数据就进入到了第一片 74LS164 中了，而当第二个 8 个脉冲到来后，这个数据就进入了第二片 74LS164，而新的数据则进入了第一片 74LS164，这样，当第 八 个 8 个脉冲完成后，首次送出的数据被送到了最 右 面的74LS164 中，其他数据依次出现在第一、二、三、四、五 、六、七、八 片 74LS164 中。 电源模块 整个电路的供电电源如图 所示， 220V 交流电经变压、整流、滤波后，由一片7805 三端稳压器向系统提供 +5V电压信号。 本设计采用 5V电源电压供电，直流稳压电源一般由电源变压器、整流滤波电路以及稳压电路所组成。 电源变压器时将交流电网 220V 的电压变为所需要得值，然后经过整流电路将交流电压变成脉动的直流电压。 由于此脉动的直流电压还含有较大的纹波，必须经过滤波电路加以滤除，从而得到平滑的直流电压。 但这样的电压还随时电网波动（一般由 10%左右的波动）负载和温度的变化变化。 因而再整流、滤波电路之后，还需接稳压电路。 稳压电路的作用是当电网电压波动、负载和温度变化时，维持输出直流电压稳定。 毕业设计 (论文 ) 13 选用输出电压固定为 +5V 的三端集成稳压器 7805。 变压器将电网 220V 电压变为+9V 电压，经二极管桥式整流后，为 7~8V 的电压送入 7805 的输入端，电容 C5 和 C6用来实现频率补偿，防止稳压器 7805 产生高频自激 和抑制电路引入的高频干扰， C4 和C7 是电解电容，以减少稳压电源输出端由输入电源引入得低频干扰。 D1 为大电流保护二极管，防止在输入端偶然短路到地时，输出端大电容上存储的电压反极性加到输出、输入端之间而损坏芯片。 图中用一个发光二极管来检测电源电路是否通电，同时还可作为电源电路是否出现故障的标志，当 LED 亮则完好，否则电源电路可能未上电或出现错误，起到一个很好的自动电源检测功能。 图 电源 电路 输入信号整形模块 图 为输入信号整形电路。 放大整形电路由 9018 和 74F14 等组成，其中 9018 组成放大电路将输入为 FX 得周期信号如正 弦波、三角波等进行放大。 74F14 施密特触发器对放大器得输出信号进行整形，使之称为矩形脉冲。 其连线如图所示。 待测信号经过时，由 D D4 两个二极管进行限幅，以免电压过大而烧毁，信号经过 9018 进行放大，由 74F14 对其进行整形，产生出得波形为标准方波，方便 CPLD 进行计数。 毕业设计 (论文 ) 14 图 被测信号整形电路 单片机主控模块 AT89C51 单片机性能 单片机简介 图 的引脚排列图 AT89C51 是一种带 4K 字节闪烁可编程可擦除 只读存储器 （ FPEROM—Falsh Programmable and Erasable Read Only Memory）的低电压，高性能 CMOS8 位微处理器，毕业设计 (论文 ) 15 俗称 单 片机。 AT89C2051 是一种带 2K字节闪烁可编程可擦除只读存储器的单片机。 单片机的可擦除只读存储器可以反复擦除 100 次。 该器件采用 ATMEL 高密度非易失存储器制造技术制造，与工业标准的 MCS51 指令集和输出管脚相兼容。 由于将多功能 8 位CPU 和闪烁存储器组合在单个芯片中， ATMEL 的 AT89C51 是一种高效微控制器，AT89C2051 是它的一种精简版本。 AT89C51 单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 外形及引脚排列如图 所示。 2． 主要特性： 与 MCS51 兼容 4K 字节可编程闪烁存储器 寿命： 1000 写 /擦循环 数据保留时间： 10 年 全静态工作： 0HZ24HZ 三级程序存储器锁定 1288 位内部 RAM 32 可编程 I/O 线 两个 16 位定时器 /计数器 5 个中断源 可编程串行通道 低功耗的闲置和掉电模式 片内振荡器和时钟电路 3． 管脚说明： VCC：供电电压。 GND：接地。 P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。 当 P1 口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地址的第八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 毕业设计 (论文 ) 16 P1 口： P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出4TTL 门电流。 P1 口管脚写入 1 后，被 内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1 口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出 4个 TTL 门电流，当 P2 口被写 “1”时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址 “1”时，它利用内部上拉优势，当对 外部八位地址数据存储器进行读写时， P2 口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3 口： P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。 当 P3 口写入 “1”后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些特殊功能口，如下表所示： 口管脚 备选功能 RXD（串行输入口） TXD（串行输出口） 0INT （外部中断 0） 1INT （外部中断 1） T0（记时器 0 外部输入） T1（记时器 1 外部输入） WR （外部数据存储器写选通） RD （外部数据存储器读选通） P3 口同时为闪烁编程和编程校验接收一些 控制信号。 单片机控制电路 单片机测频控制电路如图 所示，由单片机完成整个测量电路的测试控制、数据处理和显示输出， CPLD 完成各种测试功能。 毕业设计 (论文 ) 17 由于 CPLD 在对频率进行计数时，采用 32 位二进制计数器， 8 位数据总线的单片机分四次将 32 位数据全部读出。 利用 AT89C51 的 P0 口读计数器 COUNT 输出 B [7...0]标准频率信号的值， P2 口读计数器 COUNT 输出 B[15...8]被测信号的值。 被读出的四组8 位数据通过 AT89C51 的 SS0, SS1 地址编码选择。 由 P1 口输出控制。 图 单片机测频控制电路 CLR：系统全清。