毕业设计论文终稿频率特性测试仪

毕业设计论文终稿频率特性测试仪内容摘要：

驱动功率为 10 dBm，其输出电平与 CMOS电平兼容。 42 VINP 电压正向输入端。 内部高速比较器的同相输入端。 43 VINN 电压反 向输入端。 内部高速比较器的倒相输入端。 48 IOUT1 I通道单极性电流输出或余弦输出。 (参考图 3.) 49 IOUT1 补充 I通道单极性电流输出或余弦输出。 51 IOUT2 补充 Q通道单极性电流输出或正弦输出。 52 IOUT2 Q通道单极性电流输出或正弦输出。 这种模拟输出可以通过接收 12 位数据代替内部正弦数据，允许 AD9854仿效 AD9852的DAC功能。 55 DACBP I和 Q DAC的公共旁路电容。 接一个 AVDD可 桂林航天工业学院毕业设计（论文） 第 5 页 以改善谐波失真和杂散性。 不接也可以 (会 使 SFDR 降低 )。 56 DAC RSET 设置 I和 Q通道满电流输出的公共端。 建立电阻为 （输出电流）。 通常建立电阻在 8K（ 5mA）到 2K（ 20mA）。 61 PLL FILTER 为基准时钟倍乘锁相环路滤波器外部零位补偿网络提供连接。 零位补偿网络由一个 kΩ电阻和一个 181。 F 电容组成。 网络的另一端必须连接模拟电源，并尽可能靠近第 60 脚。 为了更好的抑制相位噪声，通过在控制寄存器（ 1EH）设置旁路倍频位，屏蔽掉基准时钟乘法器。 64 DIFF CLK ENABLE 差分基 准时钟使能。 该管脚高电平使能差分时钟输入， REFCLKA 和 REFCLKB (管脚 69和 68)。 68 REFCLKA 差分时钟补偿信号 (180度相位 )。 当选定单端信号输入模式用户需要把该管脚连接到高电平或低电平。 它的输入是和基准时钟是相同的信号电平。 69 REFCLKB 单端基准时钟输入端 (要求 CMOS 逻辑电平 ) 和差分输入信号的一端。 在差分时钟模式下，输入可以是 CMOS 逻辑电平也可以是峰峰值大于 400mV，中心直流电平约 的方波或正弦波。 70 S/P SELECT 选择串行编 程模式（低电平）和并行编程模式（高电平）。 71 MASTER RESET 初始化串 /并总线为用户的编程做准备。 设置可编程寄存器为表 7中的无操作默认状态值。 综上所诉： AD9854 分辨率很高，速度快，频率输出范围大，带有 12 位 D/A等果断选择方案三。 数据显示方案 方案一：用数码管显示，要加驱动电路使得外围电路负责，但而且数码管功耗大，显示的信息量很少。 方案二：用 LCD1602 显示 +1602 的管教功能如下： 第 1 脚： VSS 为地电源 桂林航天工业学院毕业设计（论文） 第 6 页 第 2 脚： VDD 接 5V 正电源 第 3 脚： V0 为液晶显示器对比度调整端，接正电源时对比度最弱，接地 电源时对比度最高，对比度过高时会产生“鬼影”，使用时可以通过一 个 10K 的电位器调整对比度 第 4 脚： RS 为寄存器选择，高电平时选择数据寄存器、低电平时选择指 令寄存器。 第 5 脚： RW 为读写信号线，高电平时进行读操作，低电平时进行写操作。 当 RS 和 RW 共同为低电平时可以写入指令或者显示地址，当 RS 为低电 平 RW 为高电平时可以读忙信号，当 RS 为高电平 RW 为低电平时可以写 入数据。 第 6 脚： E 端 为使能端，当 E 端由高电平跳变成低电平时，液晶模块执 行命令。 第 7～ 14 脚： D0～ D7 为 8 位双向数据线。 第 15～ 16 脚：空脚 用 LCD1602 显示驱动电压低，功耗小，速度快但是显示的数据很少。 方案三： 液晶显示模块是 128179。 64点阵的汉字图形型液晶显示模块，可显示汉字及图形，内置 8192 个中文汉字（ 16X16 点阵）、 128 个字符（ 8X16 点阵）及 64X256点阵显示 RAM（ GDRAM）。 可与 CPU 直接接口，提供两种界面来连接微处理机： 8位并行及串行两种连接方式。 具有多种功能：光标显示 、画面移位、睡眠模式等。 12864 模块的管脚功能： 第 1 脚： VSS 电源地。 第 2 脚： VCC 电源正。 第 3 脚： V0 对比度调整。 第 4 脚： RS（ CS） H/L RS=‘ H’，表示 DB7DB0 为显示数据； RS=‘ L’， DB7DB0为显示指令数据。 第 5 脚： RW（ SID） H/L RW=‘ H’ ，数据被读到 DB7DB0； RW=‘ L’， E=‘ H→ L’，DB7DB0 的数据被写到 IR或 DR。 第 6 脚： E（ SCLK） H/L 使能信号。 桂林航天工业学院毕业设计（论文） 第 7 页 第 714 脚：为三态数据线。 第 15脚： PSB H/L H 为 8 为或 4为并口方式； L 为串口方式。 第 16 脚：空脚 第 17 脚： RESET H/L 复位端，低电平有效。 第 18 脚： VOUT LCD 驱动电压输出端。 第 19 脚： A 背光正端。 第 20 脚： K 背光正端。 用 12864 显示可以实现汉字，图纹等显示，分辨率高，显示的信息量很大。 综上所述：选择 12864 用作数据的显示器件。 滤波器方案 方案一：巴特沃斯： 巴特沃斯滤波器是电子滤波器的一种，特点是通频带内的频率响应曲线最大限度平坦，没有起伏，而在阻频带则逐渐下 降为零。 这种滤波器最先由英国工程师斯替芬178。 巴特沃斯（ Stephen Butterworth）在 1930 年发表在英国《无线电工程》期刊的一篇论文中提出的，可以构成低通、高通、带通和带阻四种组态，是目前最为流行的一类数字滤波器 ,经过离散化可以作为数字巴特沃思滤波器 ,较模拟滤波器具有精度高、稳定、灵活、不要求阻抗匹配等众多优点 ,因而在自动控制、语音、图像、通信、雷达等众多领域得到了广泛的应用，是一种具有最大平坦幅度响应的低通滤波器。 巴特沃斯滤波器以巴特沃斯函数来近似滤波器的系统函数。 巴特沃斯滤波器是根据幅频特性 在通频带内具有最平坦特性定义的滤波器。 巴特沃思滤波器的低通模平方函数表示 方案二：椭圆滤波： 椭圆低通滤波器是一种零、极点型滤波器，它在有限频率范围内存在传输零点和极点。 桂林航天工业学院毕业设计（论文） 第 8 页 椭圆低通滤波器的通带和阻带都具有等波纹特性，因此通带，阻带逼近特性良好。 对于同样的性能要求，它比前两种滤波器所需用的阶数都低，而且它的过渡带比较窄。 椭圆滤波器的振幅平方函数为： pNRjHa  /11)( 222  在相同的阶跃下有着最小的通带和阻带波动，阶数更低，在有限频率传输内具有零点和极点。 综上所述 ：采取了第二种方案。 运算放大器方案 方案一：宽带运放 AD603； AD603 是美国 AD 公司继 AD600 后推出的宽频带、低噪声、低畸变、高增益精度的压控 VGA 芯片。 可用于 RF/IF 系统中的 AGC 电路、视频增益控制、 A/D 范围扩展和信号测量等系统中。 AD603，是一个低噪、90MHz 带宽增益可调的集成运放，如增益用分贝表示，则增益与控制电压成线性关系，压摆率为 275V/μ s。 增益在 11～ +30dB 时的带宽为 90MHz，增益在 +9～+41dB 时具有 9MHz 带宽，改变管脚间的连接电阻 ，可使增益处在上述范围内。 AD603 的管脚功能： 第 1 脚： GPOS 增益控制输入‘高’电压端。 第 2 脚： GNEG 增益控制输入‘低’电压端。 第 3 脚： VINP 运放输入。 第 4 脚： COMM 运放公共端。 第 5 脚： FDBK 反馈端。 第 6 脚： VNEG 负电源输入。 第 7 脚： VOUT 运放输出端。 第 8 脚： VPOS 正电源输入。 桂林航天工业学院毕业设计（论文） 第 9 页 方案二：运放 AD8009； AD8009 压摆率达到惊人的 5,500 V/181。 s，上升时间仅为 545 ps，失真很小，能够提供 175 mA 以上的负载电流，驱动四个后部端等。 AD8009 的管脚功能： 第 1 脚： NC 空脚。 第 2 脚： IN 运放负端输入。 第 3 脚： +IN 运放正端输入。 第 4 脚： VS 负电源输入。 第 5 脚： NC 空脚。 第 6 脚： OUT 运放输出端。 第 7 脚： +VS 正电源输入。 第 8 脚： NC 空脚。 综上所述：选择 AD8009。 波形解调方案 方案一： AD834 是目前最快的四象限乘法器，可用带宽为 800MHz。 AD834 管脚功能： 引脚 2为信 号 Y的差分输入脚，满幅度输入为177。 1V； 引脚 6为电源供电引脚，输入电压为177。 4～177。 9V，典型值为177。 5V； 引脚 5为信号 W的差分输出脚，满幅度输出为177。 4mA； 引脚 8为信号 X的差分输入脚，满幅度输入为177。 1V。 AD834 是宽频、四象限的模拟乘法器，工作稳定计算误差小，但是考虑到价格偏高，而且器件采购问题我们最终选择放弃这个方案。 方案二： MC1496 含有高精度四象限乘法单元，温漂小于 %/℃，噪声电压失真度小，功耗低，性价比高，但是后面硬件调试难度极高。 方案三：用高频检波二极管配 合 AD8009 以及 CD4066 组成，外围电路简单、成本低、调试电路简单。 综上所述：选择方案三 桂林航天工业学院毕业设计（论文） 第 10 页 第 2 章 理论分析与设计 系统原理图 频率测试仪的系统框图见图 21。 首先由 61单片机写控制字使得 AD9854产生相应正交扫频信号源（峰峰值稳定在 ，最小值 0V），在通过放大器、检波器将交流信号转换为 直流信号，为了减小后级整形及有效值检测的稳定性，用减法器将此信号的平均值降到 0V，再通过用低通滤波器滤去杂波。 由于双 T 网络在中心频率左右幅度衰减很大，而此小信号进入 AD8009进行有效值检测 会有较大的误差，因而加一级低倍数的放大电路（ 1— 2倍）。 最后信号直接进入 SPCE061A 的内部高速 A/D转换输出送给 12864 显示。 图 21 系统原理图 滤波器设计 椭圆低通滤波器电路如图 22。 截止频率为 120MHz。 滤除 DA 转换器带来的噪声，减少输出波形杂波分量。 桂林航天工业学院毕业设计（论文） 第 11 页 图 22 滤波电路图 根据 120M 的截止频率与基准滤波器截止频率的比值 M。 M=待设计滤波器的截止频率 /基准滤波器的截止频率 =120M/（ 1/2π） =*107 然后通过 M值来计算出其他的电容，电感的值。 被测网络设计 设计一个 RLC 串联谐振电路作为被测网络，其中 Ri 和 Ro 分别为频率特性测试仪的输入阻抗和输出阻抗；制 作的频率特性测试仪可对其进行线性扫频测量。 图 23 RC网络图 跟据题目要求有载品质因数 Q 为 4 和公式 f=1/（ 2πLC）， Q=ω L/R 来计算电阻，电感，电容的值。 桂林航天工业学院毕业设计（论文） 第 12 页 第 3 章 电路设计 SPCE061 单片机 SPCE061A 内部资源丰富，为 16 位单片机。 A/D、 D/A 转换接口可以方便用于各种数据的采集、处理和控制输出，并为与用户系统友好地交互打下基础。 A/D、D/A 转换接口与 181。 ’ nSP™的 DSP 运算功 能结合在一起，可实现语音识别功能，使其方便地运用于语音识别应用领域。 SPCE061A 为 84个引脚， PLCC84 封装形式；它的排列如图 31所示： 图 31 SPCE061A 引脚图 管脚功能表 SPCE061A 功能引脚见表 表 SPCE061A 功能引脚 管脚名称 管脚编号 类型 描述 IOA[15:8] 46~39 输入输出 IOA[15:8]：双向 IO 端口 IOA[7:0] 34。